3．3 仿真测试
    对上述电路进行波形仿真，得到图4所示的仿真结果。从仿真结果可看出，该计数器实现60进制加计数、清零和置数功能，进位脉冲正常。并将其下载到FPGA器件进行测试，各控制端功能正常，计数器运行良好，性能稳定，达到设计目标。

3．4 方案实现
    采用上述方法分别设计出秒、分、时、日计数器及秒脉冲形成分频器。该分频器对系统时钟11．059 2 MHz脉冲进行分频，从而形成秒脉冲。通过对这些计数器进行组合，共同构成完整的实时钟模块。该模块清零、校时等功能由上位机通过RS485总线对其控制实现。通过装机运行，测得月误差在27 s内，达到较高的计时精度。

4 结束语
    由于MAX+plus II设计软件的mega_lpm元件库(可调参数元件)所提供的库元件都经Ahera公司的测试和优化．可保证元件的逻辑稳定性，保证可编程器件的芯片利用率及效率达到最优。因此使用LPM库元件设计计数器电路时，可使设计人员摆脱硬件电路的束缚以及避免软件编程、调试等烦琐细节问题，从而系统设计大大提高设计效率。