·上一文章：FPGA开发中按键消抖与单脉冲发生器电路
·下一文章：基于FPGA技术的数字相关器的设计与实现
今天,大多数的CPLD（复杂可编程逻辑器件）都采用可减少功耗的工作模式,但当系统未使用时,应完全切断电源以保存电池能量,从而实现很多设计者的终极节能目标。图1描述了如何在一片CPLD 上增加几只分立元件,实现一个节省电池能量的系统断电电路。在本例中,使用的CPLD是Altera EPM570-T100。使用一只外接P沟道MOSFET Q1和一只国际整流器公司(www.irf.com) 的IRLML6302（或等效器件）,构成IC1 CPLD的一个电源控制开关。CPLD和开关矩阵控制着MOSFET的栅极,当用户按下一个开关时,在Q1上施加开关的偏压。CPLD内带一个嵌入的计时器,用于监控开关和系统的工作。当系统处在一个特定的不工作周期内时,计时器会去掉 MOSFET 的栅极驱动,使CPLD以及连接到MOSFET上的其它元器件断电。
Q1的源极连接到电池的正极,其漏极连接到IC1的VCC(INT)、VCC(IO1)和VCC(IO2)电源脚和其它需要断电控制的元件。当电源断开时,一只1kΩ的上拉电阻R3将Q1的栅源电压保持在0V,维持其关断状态。当切断IC1电源时,它通过CPLD的断电管脚建立一个对地的泄漏路径。EPM570T100带有热插保护,可将任何用户可接触器件的I/O脚限流在 300mA 以下。因此,即使在最差情况下,R3上产生的I/O脚电压也不会达到FET的0.7V最小栅极阈值导通电压。
按下任何开关都会通过开关的触点以及相应的二极管建立一个电流路径,因此在R3上产生约2.3V的栅源偏压,这个电压足以在约100ms时间内使Q1导通,并为IC1供电。当激活机械开关时,它们的最小导通时间至少为3ms,而一个典型的操作员的按/放时间至少要30ms。由于人的响应时间相对较慢,在操作者松开开关以前,CPLD可以完成导通、复位内部电路,并将使Q1导通的断电管脚维持在逻辑零状态。
