例如，当PCIe接收和发送虚拟通道(VC)缓冲器比较小时，允许DMA控制器的一侧转移数据到VC缓冲器，或者将出自VC缓冲器的数据送到本地分组存储器中，这样能够改善流控制信用(Flow Control Credit)等级，从而降低PCIe链路与本地存储器利用的相互依赖。此外，当DMA控制器的I/O总线侧正在与PCIe核通信时，前端总线接口就可以同时将随后PCIe核传送的数据转移到分组缓冲器中。这固然会增加一些延迟，但却好过于由于总线竞用所导致的DMA控制器停摆，而且DMA控制器上的并发工作可以改善数据转移的总延迟。

　　在PCIe中，通过分割处理来支持读操作，当读请求发出时，PCIe链路上将要传输的数据不会立即得到。在这种情况下，支持延迟处理的DMA控制器将自动放弃总线控制，并允许DMA中任何其他被激活的通道来竞用总线控制。

　　图2：具有DMA高层架构的PCIe。

　　实时处理方面获得的好处

　　PCIe串行协议的一些最苛刻的应用是那些要求实时或准实时的数据传递。在这类系统中，像语音和视频处理，需要采用运算增强引擎来满足数据块严格的处理时间要求。这些硬限制不仅增加了运算增强芯片内部的软件工作的数据处理和减小延迟的负担，而且也增加了流处理硬件的负担。一种提供较小的数据包延迟和较高的系统吞吐率的方法是在数据进入系统背板上传输之前，将数据块分成较小的数据包。这样，可以采用较小的接收缓冲器，并确保不会出现哪个数据引擎的负荷过重的问题。