2 系统设计
2．1 总体设计
系统框图如图2所示。

2．2 主要模块设计
    (1)波形产生电路模块。用CPLD产生方波、正弦波、三角波和占空比可调的矩形波，从存储器读出波形数据，把数据交给D／A转换器DAC0832进行转换得到模拟波形。在CPLD内部采用层次化设计方法产生波形，底层采用硬件描述语言描述波形。
    (2)键盘控制模块。用单片机80C196接8255芯片控制4×5键盘，8255得到键盘码，通过中断服务程序把键盘信息送给单片机。
    (3)LED显示模块。用8个LED数码管显示占空比和频率值，接口电路简单，控制方便。LED数码管的质量轻，体积小，功耗低，接口简单方便可与8位微处理器或控制器相连。
    (4)单片机控制模块。是系统的主控制器，用于控制其他模块协调工作。该系统程序的代码比较长，约几十KB，使用80C196单片机，片内有ROM，不必扩展外部ROM。
    该程序需要较大的RAM，以便进行波形存储、失真度分析等操作。
2．3 参数计算
    频率参数计算如下：
    波形频率范围为20 Hz～20 kHz；步进为10 Hz。
因为根据公式：，因此选取的时钟频率必须为2 MHz。另外要保证20 kHz以上时，取样点数都是64点，这样时钟频率必须大于10 MHz。该系统的时钟频率采用80 MHz。综合考虑，相位累加器的时钟频率fx根据公式选取，相位累加器位数为16位，频率步进为。相位增量寄存器为16位，故最高输出频率为20 kHz。
    D／A转换器的转换时间为1μs，可以保证在输出频率为1 MHz时，输出64个样点。用单片机输出控制信号与数据，CPLD芯片作为系统实现。
2．4 幅度控制
    D／A转换器是实现幅度可调和任意输出的关键，以此来控制信号发生器的输出电压。D／A转换器中电流的建立时间将直接影响到输出的最高频率。该系统采用的是DAC20832，电流建立时间为1μs，在最高频率点，一个周期输出64个点，可输出20 Hz～20 kHz的频率信号。幅度控制用8位D／A控制，最高峰值为12．7 V，因此幅度分辨率为0．1 V。
2．5 滤波、缓冲输出电路
    D／A转换器输出后，正弦波通过滤波电路、输出缓冲电路对信号去毛刺，使信号平滑且具有负载能力。运放选用高速宽带运放TL084，截止频率约为1 MHz，20 kHz以内幅度平坦。
    为了保证稳幅输出，选用OCL功放电路，得到的频率特性好，波形失真小，具有很强大的电流驱动能力。实际电路测量结果表明，当负载为100Ω，输出电压峰值为12 V时，带宽大于20 kHz，幅度变化小于±1／100。

3 调 试
    调试过程分三大部分：硬件调试、软件调试、软硬件联调。电路按模块调试，各模块逐个调试通过后再联调。单片机软件先在最小系统板上调试，确保外部EPROM和RAM工作正常之后，再与硬件系统联调。
3．1 软件调试
    该系统的软件系统很大，全部用80C196来编写，由于一般仿真器对196的支持都有一定的缺陷，调试比较复杂。除了语法差错和逻辑差错外，当确认程序没问题时，通过直接下载到单片机来调试。采取的是自上到下的调试方法，即单独调试好每一个模块，然后再连接成一个完整的系统调试。
3．2 硬件调试
    (1)CPLD控制电路的调试。该系统的CPLD采用EPM7128SLC84-15。调试时，使用存储示波器显示CPLD的输出波形，以发现时序与仿真结果是否有出入，便于找出硬件电路中的故障。
    (2)高频电路抗干扰设计。CPLD的时钟频率很高。对周围电路有一定影响。这里采取一些抗干扰措施，如尽量缩短引线，减少交叉，使每个芯片的电源与地之间都接有去耦电容，并将数字地与模拟地分开、敷铜等。实践证明，这些措施对消除某些引脚上的“毛刺”及高频噪声的效果很好。
    (3)运算放大器的调试。由于输出频率为20 Hz～20 kHz，因此对放大器的带宽有一定要求，所以在调试滤波电路和缓冲输出电路时，都选择了高速宽带运放TL084。