监控命令和握手信号接口使用HCPL一2631光耦隔离，能够准确接收和发送差分信号，抑制干扰噪声通过光耦前后级互相影响，避免产生共阻抗耦合干扰信号；而且光耦具有良好的安全保障作用。信号进入光电耦合器前，对其整形滤波和阻抗匹配，以消除线路终端反射和高频干扰信号。此外，在光耦输入端加5 V稳压二极管实现过压保护，光耦的输出端接带有施密特触发器的非门74HCl4可滤除毛刺。
3．2 系统软件设计
    系统软件设计时，测试平台和记录器遵循相关协议进行实时监测。为保证实时监测操作的可靠性，重复发送监测发送命令。实时监测要求数据缓存容量，采用SOC和IP核技术，将UART、FIFO等分立元件集成到FPGA内部即可实现。FPGA内部FIFO的实时监测模块如图3所示，整个UART设计由时钟控制和采集数据输入模块gclock，异步串行数据发送模块txm、内部存储模块ram及逻辑控制模块fifocon构成。
    图3中gclk为全局主时钟，rst为全局复位信号。empty和half为RAM存空间状态标志。为了抑制外部干扰引起的误触发，关键信号采用消抖技术。程序设计流程如图4所示。实时读信号txrd和写信号fifo_wr，通过判别RAM存储空间状态标志empty和half，采用可调频率实现采集数据的读写。txm模块将数据并串转换，按照设计要求发送波特率，并以固定帧格式编码发送至RS一422接口。