PL3105内嵌一个高速CPU，其指令周期为1T，串口、定时器等是严格的12T。外部时钟(主时钟)在经过时钟模块后一分为二，其中一路经过2分频后得到的fosc提供给CPU和相应的资源模块，另一路直接供给载波和ISP模块，这里采用外部9．6 MHz的主频晶振。
    PL3105采用了8／16位微处理器8051兼容内核，它内部集成了2路16位的A／D，3个16位定时器，2路多功能串口，LED／LCD显示控制模块，采用8个中断源两级中断。PL3105内置了16 kB的E2PROM程序存储器和1 KB的SRAM，其内部的256 B SRAM和实时钟在主电源掉电的情况下可由备用电池继续供电维持。PL3105采用直序扩频，DPSK调制／解调，半双工电力载波通信单元，500／250 b／s通信速率可选。
2．1．2 A／D锁相倍频技术
    PL3105内部集成了两路A／D，其中一路用来采集负载端电压，另一路用来采集负载电流，本设计用锁相倍频技术实现负载功率的精确测量。
    用户电力线为标准的50 Hz电源输入，由于实际交流电源的频率不稳，为提高计量精度，必须考虑采样与电源的同步问题，采用锁相倍频电路将负载电压和电流的模拟量离散化，电路如图3所示。

 该电路可以完成严格的整周期采样，设电路锁相倍频系数为N，由于采样脉冲与电源频率严格锁定，该电路在一个电源周期内可以同步采样N点电压电流值，这样，计算机可以利用离散积分求和式(2)精确计算出负载功率：

式中，N为电源周期内的采样点数，vk，ik为电压电流的瞬时采样值；C为一常数。
    采用数字锁相芯片CD4046和分频芯片CD4040构成锁相电路。该电路可以将电源的一个周期严格等分为N份，这里的N=27=128。电源电压经过电压互感器输入CD4046的BIN引脚和PL3105的ADIN2引脚。AIN和BIN端分别为4046内部鉴相器的两个输入端，分频前的方波由4046内部压控振荡器输出端VCOUT连接到4040的CLK脚，该方波频率为50 Hz×128=6 400 Hz。分频后形成的50 Hz锁定方波由Q7脚输出至4046的AIN引脚。将6 400 Hz方波作为采样中断脉冲送入PL3105的A／D中断输入端XINT1，则计算机可按照该频率进行每周期128点的A／D循环采样，并利用式(2)完成负载功率的精确测量。
2．1．3 电力线载波通信
    PL3105芯片内集成了直接序列扩频调制电路，外围连接的电路主要包括功率放大、滤波、载波耦合及接收电路。
    采用软件配置，载波功能被使能后，载波信号由PL3105芯片的I／O引脚PSK_OUT输出，波形为0～5 V的方波，包含丰富的谐波。功率放大电路使PSK_OUT点的方波信号放大，在一定范围内有效地加大发射功率、延长通信距离。放大后的信号富含谐波，需要进行滤波整形。设计可用电感、电容组合完成整形滤波，再通过耦合线圈T1耦合到低压电力线上。
    电力线下行传输微机命令信息时，信号经载波耦合到接收电路，电感和电容组成并联谐振回路，谐振中心频率120 kHz，完成对有效信号的带通滤波。接收信号引入到芯片PL3105内部进行混频处理，SIGIN被内部上拉后平移到2．5±0．7 V。载波通信速率为500 b／s，15位伪码，同步捕获门限默认为30H，带宽±7．5 kHz。
2．1．4 数据存储
    数据存储部分完成单路用户的用电信息的存储，设计采用铁电存储芯片FM24C256(如图4所示)，连接到PL3105的I／O口，存储芯片的A0，A1，A2脚共同构成片选的3位地址信息，图中所示该芯片片选地址为000，存储器芯片数目可以根据现场需要自行选择。

2．2 数据集中器
    数据集中器能够存储数据以便查询，并能以载波通信方式上行、下行传输信息。
    它采用电力线载波专用芯片PL3105为微控制器，负责系统数据收集存储，系统通信协调处理。载波通信部分由3路(对应3相电源)载波收发处理组成，实现载波下行通信功能。上位通信部分通过RS 232转换接口接收上位机管理，响应上位机指令。它可以实现大量数据存储，最大容量为65 536户(电能表)。通信速率500 b／s，可实现多级中继。