4.2．系统的时序设计。

   CMOS图像传感器结构简单，内部集成度高，因此仅需很少的外部控制信号即可完成视频图像的采集输出

   本系统时序采用VHDL硬件描述语言设计，其核心部分为一个有限状态机，具体状态关系如下

   系统工作过程如下：当系统上电后，CPLD产生复位信号复位整个芯片到初始状态，然后对芯片进行并行数据注入，向CMOS图像传感器的特殊寄存器写入预定值，设置诸如像元积分时间，像素读出行数，输出放大器增益等参数。随后CPLD给CMOS芯片提供 ss_start信号，标志开始像素积分，ss_stop信号结束像素积分，随后图像传感器即处于可读出状态。向CMOS发出y_start信号开始一帧图像的读出，发出y_clock信号，开始一行图像的读出，当CMOS图像传感器有像素信号输出时， pxl_valid引脚信号为高，此时CMOS图像传感器正在进行一行图像的输出，当pxl_valid变低时，一行图像输出结束，CPLD再提供下一个y_clock信号，启动CMOS进行下一行图像的读出。当一帧图像的最后一行开始读出时，CMOS芯片的LAST_LINE引脚变高，标志一帧图像读出的结束，CPLD再产生下一个ss_start信号，开始下一帧图像的读出。这样，CMOS就在CPLD的时序控制下，正常工作,循环读出图像。系统图像采集模块时序仿真波形如图4

                     图4：系统图像采集模块时序仿真波形

4.3.USB图像采集模块设计。

   本系统的数据采集模块采用cypress公司的EZ­_USB FX2 ,USB传输芯片，通过编写固件程序，使该芯片工作在高速批量传输方式。本系统采用芯片中的SLAVE FIFO传输模式[7],即不通过USB芯片中增强型8051核控制和干预，将数据直接通过USB总线，高速的传输到pc机中。最后利用visual c++6.0编写上层用户端程序，采用多线程技术，创建两个线程：USB传输线程和图像实时显示线程，实现了在pc机中的实时图像显示。

五.试验结果

   从试验拍摄的鉴别率靶图像可以看到，CMOS图像传感器成像清晰，稳定，分辨率高。整个CMOS视频采集系统结构简单，时序设计容易，开发周期短，其成品体积小，外围器件少，成本低，采用USB总线供电，即插即用，具有很高的实用价值。