3.1 AD采样
本采集卡要求采样精度为14位、采样速率最高为100MSPS,为此,可选用美国Analog公司的AD6645。为了保证14位精度,AD6645的时钟信号应由高稳定性、极低相位噪声的时钟源提供,同时,为了达到最佳性能,AD6645的时钟还应采用差分输入,因为差分输入方式能改善对高次谐波的抑制,同时对于电源或地线上的寄生噪声以及由于反馈引起的本地振荡等共模信号也有很高的抑制能力。
此外,AD采样后所得到的数据可分两路进入FPGA,其中一路直接进入FPGA,待采样数据进入FPGA后,再做处理;另一路经数字下变频器,对采样数据进行下变频处理后再进入FPGA。
3.2 数字下变频
数字下变频的主要作用是将A/D采样所得到的中频信号进行下变频处理后移至基带。它主要利用数控振荡器(NCO)产生与输入中频信号频率相同的正弦和余弦本振信号,再经混频后对结果做低通滤波,即可完成对中频信号的下变频操作。
GC4016是Graychip公司推出的专门用于数字下变频的芯片,该芯片内置4个独立的相同下变频电路,它可将一个高达90 MHz的实采样信号下变频到任意频率,其内部的抽取滤波器还可以将输出速率降到采样速率的l/32倍到1/16384倍。GC4016的总体框图如图4所示。图4中的交错开关用于控制输入数据与下变频通道的对应关系。
从功能上来看,数字下变频器主要包括两个部分,第一部分是数字控制振荡器(NCO)和混频器,主要用来把数字化的中频信号搬移到基带;第二部分是多级抽取,用以得到期望的载波频率。
可以看出,DDC抽取部分由3个FIR滤波器级联构成,其中一个是级联积分梳状(CIC)抽取滤波器,另外两个是抽取因子为2的可编程抽取滤波器。CIC滤波器相对来说结构最简单,乘法运算比较少,只使用加法和延迟运算,可对信号进行粗略的低通滤波,适合于处理高速率的数字信号,而且抽取因子是可编程的,这是满足通带频率参数和多速率处理的关键,可降低后级滤波器的复杂度。当然,由于是粗滤波,它的幅度响应不够理想,也可能在通带内对有用信号进行衰减。紧接着CIC滤波器是补偿FIR滤波器(CFIR),其结构相对也比较简单,只有2l阶,主要功能是补偿由前级CIC滤波器引起的衰落,同时对信号进行进一步的低通滤波和2倍抽取。最后一个级联的是可编程FIR滤波器(PFIR),结构最复杂,有63阶,因此一般放在末级,用来处理低速信号,可对信号进行2倍抽取并完善滤波效果。
总的来说,CFIR和PFIR都是线性相位滤波器,在数据转换中,都具有很好的特性。
信号经过混频和滤波后,再就是重采样,重采样会独立地滤波并改变每个通道的输出数据率。重采样通常用来增加采样数据率,以满足与外部电路所要求的字速率和位速率的匹配。
GC4016可以通过合并通道来增大输出信号的带宽,即增大数据速率。即可以将A、C合并为一个通道,B、D合并为一个通道,合并后的输出数据率是原来的2倍。通常最大可将带宽增大为原来的4倍。