4种不同的时钟方式能根据外设需要，能够提供相对应的传输协议来完成数据的传输工作。它们之间没有优先级．SPI线上的主从设备必须根据具体情况设置匹配的传输时序模式．时序只有匹配擞据传输才能正常进行。如果设置的不匹配．可能导致数据接收方和发送方在同一个时钟沿作用．导致数据输出失败。

　　图2是CPHA=0时的数据传输时序．它同时包含了CPOL=0和CPOL=1的情况，当CPOL=O时，要传输的数据在时钟信号没有延时且上升沿出发送，在时钟信号下降沿处接收数据。当CPOL=1时，同样在没有延时的情况下传输，不同的是下降沿发送数据，上升沿接收。图3是CPHA=1时数据传输时序。与图2相似，但采样时刻延迟了半个周期。

　　图2 CPHA="0是SPI总线数据传输时序"

　　图3 CPHA="1时SPI总线数据传输时序

　　3 SPI硬件设计

　　寄存器在SPI中起着决定性的作用．无论是在微控制器接口，还是SPI控制接口，寄存器在数据传输和控制方面都是主要的组成部分。而寄存器最基本最重要的单元是触发器．只有改善触发器的结构，才能提高整个SPI接口的性能。

　　有的串行接口设计中采用B结构的触发器设计，这些结构里应用的是一种简单的MOS管做开关．虽然MOS管做开关有功耗低，占面积小的优点。但要提高它的电路工作频率．开关速度，制作丁艺却是越来越困难。而且如果输入信号不强．就很可能出现信号倒流，这就需要一个较高电压来控制开关。这也不利于数据传输和降低功耗等等。

　　为了解决由MOS管做开关时引起的种种难题．来实现在TMS320LF2407串行接口中的信息传递的高速率。本设计综合考虑速度、工作电压、噪声容限等因素的影响．采用了一种新颖的触发器结构(图4A部分)，本文接口电路中大都采用了该触发器的电路设计，工作电压降低到3.3V，大大降低了整体功耗；在开关方面采用了三态门，有效的防止了信号倒流，实现了信号传输的稳定；添加了一个反馈信号，在需要的时候．能够把所需反馈信号再次输入；同时加快r开关速率，带负载的能力也增强。

　　图4 A、B两种触发器比较

　　4 RTL级设计

　　随着数字系统设计的复杂性不断增加，在设计初期指定有效的设计策略对于整个设计是至关重要的。行为描述方式是对系统数学模型的描述。它包括RTL、算法级、系统级的描述。RTL是指通过描述寄存器之间数据流动来描述数字电路系统，是一个数据流的概念．寄存器与寄存器之间的数据处理由组合逻辑完成。RTL级是Verilog较高抽象层次，在这个抽象层次上，模块可以根据设计的算法来实现．而不用考虑具体的实现细节。