2 PCI 9054外接FIFO的设计

　　PCI 9054 内部有6种FIFO用于提高数据传输速率,解决本地总线和PCI总线之间的异步接收。但挂于PCI 9054本地总线的速率往往较慢,为了保证可靠性,往往需要扩充FIFO加以缓存。下面以IDT 72205 FIFO为例,介绍用PCI 9054本地总线扩充FIFO的具体设计方法。

2.1 9054工作方式选择

　　PCI 9054可工作在M,C,J三种模式,其中C模式时序较为简单。本设计选择PCI 9054工作在C模式,总线周期采用“PCI目标读单周期”以及“PCI目标写单周期”。下面介绍部分引脚信号。

　　LHOLD:输入信号,申请使用本地总线。

　　LHOLDA:输入信号,对LHOLD应答。

　　ADS:输出信号,表示新的总线访问有效地址的开始。在总线访问的第一个时间周期设置。

　　BLAST:输出信号,表示总线访问的最后传送。

　　LW/R:输出信号,高电平表示读操作,低电平表示写操作。

　　LA:地址线。

　　LD:数据线。

　　READY:输出信号,表示总线上读数据有效或写数据完成。用以连接PCI 9054等待状态产生器,输入信号。

2.2 电路设计

　　IDT72205是容量为256×18bit的高速、低功耗同步/异步FIFO存储器,具有独立的收、发时钟控制,将之挂于PCI 9054的本地总线可以实现PCI 9054 FIFO 的扩充。图3为PCI 9054和IDT 72205连接的电路图。

对CPLD要求:当EF=1(FIFO不空),LW/R=0,LCLK为上升沿时,OE产生负脉冲,宽度为2时周期。

PCI 9054是一种性能/价格比高的PCI桥路芯片,比PCI 9080,PCI 9050等性能更优越。本文设计的FIFO扩充方法具有通用性,可用于PCI 9054本地总线其它I/O或存储器的扩充。