这种方法在很多人看来是理所当然的，认为就应该是这样设计。然而在实际中，设计者一方面关心模块的功能，另一方面迫于设计时间的压力，所以很多设计中的细节没有考虑。如图3a，一个加法器的两个输入端没有经过任何逻辑直接进入加法器，系统不管是否需要加法运算，加法器都一直工作着，输出不断翻转着，这对系统的动态功耗是很大的浪费，而且数据总线越宽浪费的功耗越多；图3b 则用操作数隔离的方法进行设计：当系统不需要加法运算的时候，Adder_en信号为“0”，则加法器的两个输入端都保持“0”， 其输出不会发生任何翻转，不会产生动态功耗，而如果需要进行加法运算时，Adder_en变成“1”，加法器正常工作。

　　当对系统里所有的算术、逻辑运算单元都用上这种方法必然会对系统的动态功耗有很大的优化，在芯片面积方面，如图3b所示的，所增加的逻辑仅仅是几个多路器而已。

　　3.存储器分块访问

　　一个系统里少不了存储器，存储器的功耗在整个系统里所占的比例不可忽视。因而降低

　　存储器的功耗，对于整个芯片系统的功耗优化很有帮助。

　　这里提出一种叫做存储器分块访问的方法来降低存储器的功耗。主要思想是：将系统所需要一定容量的存储器分成两块，然后用高位地址线进行片选译码。结合下面的实例：

　　假设一个系统需要128K的RAM，如图4所示，我们选用两块64KB的RAM。CPU给出了17位地址线，其中低16位地址线直接提供给两个RAM，最高位地址线接到下面RAM的片选端CS，而这根地址线经过一个反相器接到另一个RAM的片选端。通过这种方法，不管从CPU 出来的什么样的地址，则每次只会选中一个64KB的RAM。如果采用单块128KB的RAM，则每次都要选中一块128KB的RAM。众所周知，一块 64KB RAM的功耗要远小于一块128KB RAM的功耗。这样从存储器这一方面，又为系统节省了功耗。

表1：一款SIM卡芯片设计优化前后功耗及芯片面积的对比。

　　功耗和面积永远是相矛盾的，如果想要降低系统的功耗，必然要加上一些控制逻辑来进行功耗优化，而这部分逻辑会增加芯片的面积，所以在功耗和面积之间就要有个折衷。上面的三种 寄存器传输级 的 低功耗设计 ，不会增加很多逻辑，因而对芯片面积的影响不大。而经过了这三种低功耗设计，使整个系统动态功耗的改善很明显。例如，使用功耗仿真工具 powermill对一款SIM卡芯片设计进行管级功耗仿真，这里采用的是华杰的0.25um的标准单元库，表1是优化前后功耗及芯片面积的对比。

　　从表1可以看到，经过低功耗设计后的芯片平均动态电流比优化前降了16%，然而优化前后芯片的面积没有发生改变，因而，上面的三种设计方法对于降低系统动态功耗是非常有效的。

　　本文小结

　　本文首先分析了CMOS电路功耗的来源，基于这个理论基础介绍了三种寄存器传输级的低功耗设计方法，最后，通过一款手机SIM卡芯片的功耗优化并进行仿真，得出结论：这三种方法对降低系统功耗有很大的帮助，而且几乎没有增加芯片的面积。

上一页  [1] [2]