在公共时钟同步中,数据的发送和接收必须在一个时钟周期内完成。同时器件的延时和PCB走线的延迟也限制了公共时钟总线的最高理论工作频率。故公共时钟同步一般用于低于200MHz～300MHz的传输速率,高于这个速率的传输,一般应引入源同步技术。源同步技术工作在相对的时钟系统下,采用数据和时钟并行传输,传输速率主要由数据和时钟信号间的时差决定,这样可以使系统达到更高的传输速率。笔者通过对宽带以太网交换机主机和子卡板进行信号完整性分析、 时序 分析及其 仿真 ,大大缩短了产品的设计周期,通过分析仿真有效地解决了高速设计中出现的信号完整性、时序等方面的问题,充分保证了设计的质量和设计速度,真正做到了PCB板的一次通过。主板和子卡板目前已经通过调试,并顺利转产。

　　 参考文献

　　1 STEPHEN H.HALL，GARRETT W.HALL，JAMES A. MCCALL.HIGN-SPEED DIGITAL SYSTEM DESIGN.NEW JERSEY，WILEY-IEEE PRESS，2000.

　　2 HOWARD W.JOHNSON，MARTIN GRAHAM.HIGH-SPEED DIGITAL DESIGN.NEW JERSEY，PRENTICE HALL PTR， 1993.

上一页  [1] [2] [3] [4]