3 提高PCB 线路板抗干扰措施

　　3.1 减小耦合回路

　　减小耦合的主要方法是减小信号环路面积， 其中主要应该解决地线、电源、敏感信号源及板边的环路面积。

　　3.1.1 减小地线、电源耦合回路

　　地线阻抗是造成线路板上地线噪声的主要原因， 因此应该尽量减小地线阻抗， 可以采取地平面或网格地。

　　对于高速数字电路板应该采用多层板， 以减小环路面积， 将中间层作为电源或地层， 并且尽量保证电源与地相邻的层间距尽量小;让每一信号层都有一对应的地线层， 信号线与其地回路构成的环面积要尽可能小， 环面积越小， 对外的干扰越少。针对这一特点， 在地平面分割时， 要考虑到地平面与重要信号走线的分布， 防止由于地平面开槽等带来的问题，信号线不能跨越地平面和电源平面分隔区， 防止形成大的地线回路。同时电源层应该比地线层内缩3 m m 左右的距离， 这样将能够抑制70% 以上的电源干扰。如图2 所示。

图2 电源层比地线层内缩示意图

　　3.1.2 减小敏感源信号的耦合回路

　　对于敏感信号例如: 周期性信号， 如时钟信号、模拟信号、地址总线的低位信号等产生干扰较强， 也是设计高速数字电路的关键所在。印制板上关键信号布线应该按照从高到低的原则走线(排序方式:高到低 :模拟信号-复位信号-I2C- 时钟信号- 读写信号- 高速、射频信号- 数据总线- 地址总线);关键信号布线尽量走内层;并要配小电容并联进行滤波;信号层只有通过地平面隔离后的两个层， 才可以平行走线; 信号线应尽可能使其互连线最短; 印制板上高频连线的元件尽可能靠近走线短; 以减少高频信号的分布参数和电磁干扰， 这样才能够提高敏感信号源的抗干扰能力。

　　3.1.3 减小线路板边缘的耦合回路

　　印制电路板的板边处理是否合理， 决定着是否能够更加有效地抑制信号的对外干扰。为防止高速数字电路通过板边对外干扰， 应该严格控制其布线位置， 让其尽量靠近印制板内部。高频等干扰较强信号线不应该走到板的边缘， 以防止无对应地层耦合回路， 产生信号对外的干扰泄漏， 如图3 所示:

图3 线路板边的耦合回路

　　3.2 抑制干扰源

　　抑制干扰源就是尽可能地减小干扰源du/dt、di/dt产生的影响。减小干扰源du/dt 主要通过在干扰源两端并联电容，增加去耦和滤波实现。减小干扰源di/dt 主要通过在干扰源中串联电感或增加续流二极管来实现，例如:在继电器中增加续流二极管，能够消除断开线圈时产生的反电动势干扰。

　　3.2.1 增加去耦电容

　　去耦电容是把输出信号的干扰作为滤除对象。在芯片附加并联去耦电容就可以消除电源自激及抑制电平变化的冲击，能够让电源噪声及电平变化的冲击以最短的路径回流到地线， 增加抗干扰能力。为了很好地抑制噪声，应尽可能为每一芯片配备去耦电容，并且去耦电容尽量靠近芯片电源和地管脚摆放。去耦电容的取值一般为0.01-0.1uf，可以按照C=1/F，既10MHz 取0.1uf，100MHZ 取0.01uf，频率越高，去耦电容取值应该越小。

　　3.2.2 电路滤波吸收

　　对于容易产生毛刺的突变信号应该采取相应的滤波形式， 抑制高速信号的突变产生的高频毛刺。滤波的方法一般采用无源元件电容或电感配合电阻， 利用其对电压、电流的储能特性达到滤波的目的。常采用RC 滤波电路，当电压突然升高时，并联电容C 能够储存能量，而当电压下降时释放能量， 从而使负载滤波后电压比较平滑， 减少高频噪声。但为了不影响正常的高频信号波形，也不能取值太大，尽量使用小电容。根据电路的总阻抗及高频信号的带宽、上升时间、根据计算及经验得出滤波电容C 的选择大小参考下表1:系统工作频率越高使用滤波电容取值应该越小。

表1 各种情况下滤波电容的选取

　　4 结束语

　　高速数字电路的抗干扰设计的可靠性对整个电子、电气设备的整体性能有着深远的影响， 任何产品的可靠性应从设计的源头抓起， 只有切实把握印制电路的可靠性设计才能保证产品的可靠性， 真正提升印制板的可靠性能。

　　通过各类图示能够看出按照方法改进后的高速数字印制电路板能够减小自身产生的噪声， 同时提高自身的抗干扰能力。从研发成本的经济考虑， 在设计初期考虑电路的抗干扰问题将能够节约大量重复设计费用。此方法在时代电气公司技术中心内部推广取得了很好的实践效果， 提高单板一次性成功概率， 既节约设计成本， 也提高了设计效率。

上一页  [1] [2]