·上一文章：利用比较器电路方便地转换电平和极性
·下一文章：基于AD6644的中频数字处理模块的设计
3.1 输入输出数据格式
AL251 可输入输出两种数据格式YUV422或RGB565。输入视频格式由引脚:： INTYPE（1为YUV422，0为RGB565）决定，输入接口见表1；输出视频格式由控制寄存器08h选择，输出接口见表2。AL251的精度依靠之前的视频解码器，不需要软件控制，最高支持1024×768。其VCLK由解码器提供。
点击看原图
点击看原图 
3.2 在屏显示
AL251提供两个通道支持在屏显示（OSD）功能，以实现在原输出上叠加控制菜单、文本或标题，以及产生一些诸如透明、不透明、底片、背景、网格等特殊效果。内通道实现内置OSD位图，外通道控制两个层叠引脚(OVLCTRL1 和 OVLCTRL0)用于在屏显示层叠和生成一些特殊的效果。无论是内通道还是外通道，OSD只能用于模拟视频和RGB565方式下输出，YUV422方式下不支持。
3.3 边界/边界颜色
在模拟输出时，AL251可以显示视频信号源中所有的像素，这样就能显示比普通显示器更大的区域，这点对于DVD数字视频源是有利的，但是对于一些类似VCR的视频源，则会出现边界不齐的后果。
3.4 寄存器描述
AL251共设有42个内部控制寄存器。其中，00h～04h是配置状态寄存器，用于显示公司ID(46h)、版本号和芯片序列号以及设置芯片的工作状态（视频信号的输入类型和格式）；08h，09h是同步控制和状态寄存器，用于设置各种同步信号的方式和极性，报告当前各类同步信号的状态；0Ch～0Eh是边界颜色寄存器，用于设置边界颜色的红、绿、蓝分量值；10h～13h是LUTOSD寄存器；14h～1Dh是层叠控制寄存器，用于设置层叠的效果和颜色。
4 链路介绍
为了增加传输距离，LCD和AL251之间可采用FPD链路连接。本方案采用National 半导体公司的LVDS（Low Voltage Differential Signaling）DS90C363/DS90CF364传输套片，传输距离最远可达10m。该套片为18位FPD链路,工作电压3.3V，48引脚TSSOP封装，其中DS90C363是发送器，可将18位RGB数据和3位LCD定时和控制数据（FPLINE/GHS、FPFRAME/GVS、DRDY/ENAB/GHREF）在一个时钟周期内转换成3组LVDS，在65MHz发送时钟频率下，每个LVDS通道的发送速率高达455Mbps，数据吞吐量为每秒170兆字节，该发送器可选择为上升沿或下降沿触发；DS90CF364为接收器，它可将接收到的LVDS数据流再转换成TTL/CMOS数据，以便于多路数字信号的高速远距离传输。该套片支持VGA，SVGA，XGA或更高的分辨率。在使用时，设计者不需改变原先电路引接关系。
图3是该转换系统的硬件电路示意图，使用3.3V电源。本系统采用Cygnal公司的C8051F020处理器进行控制，选用SHARP公司的LQ64D341 TFT液晶屏，分辨率为640×480，接口为18位数字RGB方式，逆变器选用TDK的CXAM10A。
图中， PAL/NTSC/SECAM三种制式视频信号可通过SAA7111A的AI11/AI12/AI21/AI22通道输入，如是S端子则占用两路输入通道，其中AI12接S端子的3脚，AI22接S端子的4脚，S端子的1、2引脚接地，实际的使用端口可通过软件选择进行设置。24.576MHz的基准时钟信号通过XTALI输入； AL251的VCLK，VIDHS，VIDVS，HREF 是输入视频信号的行场同步和采样时钟； SQUARE是平方像素和CCIR601选择设置（1/0），这里选用CCIR方式；OVLCTRL0/1是层叠控制，00是无层叠； GHS，GVS是输出视频信号的行场同步，模/数RGB接口共用这两根引脚；SAA7111A输出的LLC时钟信号直接与液晶屏的GCLK引脚相接，GHREF是液晶屏的显示使能,VREF用于模拟RGB端口（如不使用可悬空）。由于AL251的数据输出口是16位的，而LQ64D341是18位的，这里将R0和B0接地，其余引脚对应关系不变。SDA和SCL是IIC控制接口,各接一个4.7kΩ上拉电阻，SAA7111A的读/写地址是49h/48h，AL251的读/写地址是59h/58h。
