上式中：M为功率晶体管电流采样比例系数，在本设计中，采样技术如图1所示，电感电流等比例缩小系数M=49倍，并由RSENSE=2Ω电阻转换成电压，通过图5所示的电路把该采样的电压放大，该放大系数设计为R3/R1，2=5倍，电感的峰值电流设定为3.7 A。
3 功率级版图设计
    采用该功率级电路的电流模降压型DC-DC转换器在EPISIL 0.8 μm BCDMOS工艺上得到实现。包括功率晶体管，整个芯片面积为1.0 mm×1.5 mm。版图设计时，考虑到开关噪声的影响，内部地线分开布线：分为模拟地、逻辑地以及为版图中各种器件隔离所使用的地电位，该地线与芯片的衬底良好接触，这样单独走线，有利于减小衬底噪声和开关噪声对芯片内部电路的干扰。
4 测试结果
    对前面所述功率级设计，应用到电流模降压型DC-DC转换器，采用EPISIL 0.8 μm BCDMOS工艺流片，并对芯片进行测试。测试条件：外接电感4.7 μH，输出电容采用22 μF陶瓷电容，在输入电源电压为12 V，输出电压为3.3 V，输出负载电流为3 A，开关频率为1.0 MHz，测试结果如图6所示。图7给出了输出为3.3 V，在不同输入电源电压下，不同负载的效率曲线。表1给出整个芯片的性能。

    本文采用0.8 μm BCDMOS工艺技术设计电流模降压型DC-DC转换器功率级。该功率级设计包括功率级建模，功率晶体管驱动电路，内置电流采样及斜波补偿电路。该功率级电路已经应用于DC-DC转换器中，测试结果表明：在转换器输入电压为12 V、输出3.3 V时，输出电流为3 A，其转换效率可以达到92%。
参考文献
[1] DEISCH C W.Switching control method changes power converter into a current source，IEEE Power EleCTRonICs  Specialists Conference，1978 Record，300-306.
[2] RIDLEY R B.A new continuous-time model for currentmodel control，IEEE Transactions on Power Electronics，1991，6(2)：271-280.
[3] SHEEHAN R.Part One：A new way to model current-mode control，National SEMIconductor Corp.2007(6).
[4] SHEEHAN R.Part Two：A new way to model current-mode control，National Semiconductor Corp.2007(6.)
[5] PHILI L H.Safe operating area-a new frontier in ldmos design, Proc.14th Int. Symposium on power semiconductor  Devices and ICs，1-8.2002(8).
[6] MARCO B.An integrated 200 W Class-D audio amplifier.  IEEE Journal of Solid-State Circuits，2003，38(7)：1198-1206.
[7] DENG H.Monolithically integrated boost converter based on 0.5μm CMOS process，IEEE Int. Symp. On Power Semiconductor Devices & ICs，2004：169-172.
 

上一页  [1] [2]