对图3 进行电路仿真，电源电压VCC 为5.8 V，LDMOS 漏端检测电压在10～50 V 之间，栅端电压脉冲频率为132 kHz，占空比为60%的方波，SPICE仿真条件设置为VCC=5.8 V，V (Detect)= SIN(30,20,50k)，V (Gate)=PULSE(0,5.8,0.5u,0.5u,0.5u,3u,7u)，仿真结果如图8 所示。在1.26 uS~4.17 uS 和8.25 uS~11.2 uS 这两个采样区间内，采样电压V(Sample)较比较电压V(Compare)大，输出为低电平(过流保护，低电平有效);在15.2 uS~18.2 uS 采样区间内，采样电压V (Sample) 较比较电压V(Compare)小，输出为高电平，对应不发生过流情况;其他时间段内栅电压处于低电平，对应LDMOS处于关断态，不可能发生过流，故过流输出信号OverCurrent 为高电平。仿真结果表明，该电路确实能很好地实现过流保护的功能。

　　图8 过流保护电路仿真结果

　　控制逻辑电路的仿真

　　在图4 所示的控制逻辑中，设置时钟CLOCK为PULSE (0,5.8,0,0,0,4u,7u)， 过流信号OVERCURRENT 在15us 时从高电平跳变为低电平，进行仿真。PULSE 信号记录了CLOCK 信号的开始， 并周期性检测过流信号。当过流信号OVERCURRENT 低电平有效时，R 为高电平，将RS触发器输出Q 复位为低电平，此时FC 为高电平，栅控信号GateSwitch 输出为低电平，关断LDMOS。仿真结果如图9(b)所示。

　　图9 控制逻辑电路的仿真

　　闭环控制电路的整体仿真

　　如图10 所示，图3 电路和外接LDMOS 形成一个闭环控制系统。仿真结果如图11 所示：在没有发生过流时，栅极电压的占空比最大;有过流发生时，过流信号OverCurrent 将栅极电压强制设置为低电平，关断LDMOS，从而达到了过流保护效果。

　　图10 闭环总体仿真原理图

　　图11 闭环总体仿真波形

　　3 结论

　　本文阐述了几种过流检测方法，分析了每种方法的优缺点。设计了一款闭环控制型的过流保护电路，它采用直接检测LDMOS 管漏端电压的方法，可以克服采用电阻检测时消耗能量，芯片容易发热的缺点，同时提高了开关电源DC/DC 的能量转换效率。另外，采取有比采样电路设计，克服了工艺偏差的影响，提高了采样精度。

　　基于3μm高压BCD 工艺，我们在Cadence 设计环境中利用电路模拟器SpeCTRe 对该控制电路进行了分模块和整体模块的仿真，结果表明该电路可以较好地实现实时过流保护功能。

上一页  [1] [2] [3]