·上一文章：GPS在导弹制导中的应用探讨
·下一文章：台产AS786T显示器行输出电路原理分析
逻辑控制模块要实现的主要功能是解析上位机控制信息并发送控制命令，同时要程控采样时钟频率，还要对采集数据流进行处理和传输。其中数据流逻辑控制模块中的功能组成直接关系到高速采集信号能否实时可靠的传输。图3所示为数据流的逻辑控制结构框图。
数据流的逻辑控制结构框图" src="/article/UploadPic/2011-10/2011101685624307.jpg" style="width: 383px; height: 195px" onload="return imgresize(this);" onclick="javascript:window.open(this.src);" style="cursor:pointer;"/>
本设计选用Cyclone II系列芯片EP2C5Q208。此芯片为208脚PQFP封装，用户可用I/O资源高达158个，差分通道数为58个，其内部逻辑资源、M4K存储资源、内部PLL数量完全能够满足本系统设计的需要。
由于AD转换芯片AD94301的采样精度为12位，而PEX8311接口芯片可支持8位、16位、32位数据位。因此，为了更加有效的提高数据传输的效率，同时也为了使数据采集速率获得相对提升，设计中的PEX8311采用32位数据位模式进行数据传输。这样，在本方案的FPGA数据流逻辑控制中，不仅要进行数据的缓存以及数据传输逻辑的控制，还要进行数据位的变换扩展，即由12位数据扩展为32位数据。为了实现数据位由12位到32位的转换，应先把解串后的12位采样数据进行数据分流模块，以把12位数据交替存储到两个FIFO中缓存。图4所示是经数据分流模块交替产生12位数据的仿真示意图。
高速数据采集系统中的数据传输速率与A/D转换器的采集速度很难保持一致。为了协调数据采集与数据传输之间的速度差异，一般都在两者之间加入数据缓存器进行缓冲，使前端的数据采集与数据传输可以异步工作。通常的做法是在A/D转换后将数据送至外置的FIFO或双口RAM中进行缓存。但这样无疑会增加布线密度，同时降低数据传输的可靠性。EP2C5Q208 Cyclone II系列FPGA提供了多达26块的M4K RAM，而且PCI Ex-press总线的传输速率也大于数据采集速率，所以，可在FPGA内部设置FIFO空间来实现对数据的缓存。这样，从FIFO读出的两组12位数据经过符号位扩展模块后，即可扩展变换为32位数据并由FPGA并行输出到PCI Express接口模块。
2.3 PCI Express接口控制
由于数据采集速率随着芯片技术的进步而不断提高，而大量的数据必须传输至主机进行处理。这些传输都由那些将设备连接到主机内存的数据总线完成。因此，数据总线传输的速率常常成为整个数据采集系统的瓶颈，这也是许多仪器带有昂贵板载内存的主要原因之一。而PCI Ex-press的出现，可使测量设备至主机内存的数据传输速率达到一个前所未有的高度。
PCI Express又称3GIO，即第三代输入/输出接口的意思。串行数据传输可使数据传输速率达到惊人的2.5 Gbps (PCI Express 1.0规范)，且采用全双工数据传输，并可扩展为×1、×4、×8、×16通道模式。
以PCI Express×1来计算，扣除数据校验冗余8 bit10 bit，有效数据传输率可以达到200 Mbyte，理论上可以提供100 MHz采样速率和双字节以内的采样精度的传输带宽。
目前，实现PCI Express总线接口控制的方法有两种：一种是采用FPGA/CPLD来实现。目前，ALTEra等专业FPGA公司都提供了多种PCI Express总线接口实现方案，并提供了相应的MegaCore。但是这种方案设计难度大，调试困难;另一种是采用专用接口芯片，如利用PLX公司的PEX8311来实现局部总线与PCI Express总线的连接。目前，无论从技术还是成本来看，第二种方案都是比较理想的选择。
