图1所示电路用于评估实验台上每种设计的性能。示意图中没有值的一些组件，为设计中修改了的组件。输出滤波器由L1和C2组成。所有三种设计的组件值都列举在表1中，这些值的选择是基于方程式1a到2b的结果。注意，每个电感的DC电阻随频率增加而减小。这是因为较少的匝数所需的铜长度更短。我们单独为每个开关频率设计了误差放大器补偿组件。选择补偿值的计算方法，超出了本文讨论的范围。

　　最小“导通”时间

　　最小可控“导通”时间限制是DC/DC转换器IC的一个特点，其为脉宽调制(PWM)电路的最窄可达脉宽。在降压转换器中，开关周期期间功率MOSFET导通的时间百分比被称作占空比，其等于输出电压与输入电压的比。使用TPS54160转换器时，占空比为0.104(4 V/48 V)，而数据表中列出的最小“导通”时间为130 ns。可控脉宽限制产生一个最小可达占空比，而用最小“导通”时间乘以开关频率，我们可以轻松地计算出该占空比的大小。一旦知道了最小占空比，利用VIN乘以最小占空比，我们便可以计算出最低可达输出电压。最低输出电压同样也受转换器基准电压的限制，使用TPS54160时其为0.8V。

　　本例中，我们可以通过750-kHz开关频率来产生一个5-V输出电压(参见表2)。但是，如果该频率为1 MHz，则最低可能输出电压被限制为约6V;否则，DC/DC转换器会跳过脉冲。替代方法是降低输入电压或者频率。在选择某个开关频率以前，你最好是先查看DC/DC转换器数据表，了解保证最小可控“导通”时间。

　　脉冲跳跃

　　DC/DC转换器无法足够快速地清除门驱动脉冲来维持理想占空比时，便会出现脉冲跳跃。电源会尝试调节输出电压，但由于距离更远的脉冲，纹波电压会增加。由于存在脉冲跳跃，输出纹波会呈现出分谐波成分，其可能出现噪声问题。限流电路也可能不再正常工作，因为IC可能不响应大电流峰值。一些情况下，如果控制器不正常工作，控制环路便可能会不稳定。

　　效率和功耗

　　DC/DC转换器的效率，是进行电源设计时需要考虑的最重要属性之一。低效率会转换成高功耗，必须要在印刷电路板(PCB)上使用单独的散热器或者更多的铜，才能处理这些功耗。功耗也对电源上游器件提出了更高的要求。如表3所示，功耗共有几个组成部分。

　　三个例子的重要损耗组成部分，来自于FET驱动损耗、FET开关损耗和电感损耗。FET电阻和IC损耗是一致的，因为所有三个设计中都使用了相同的IC。由于所有例子中都选择了低ESR的陶瓷电容，因此电容损耗可以忽略不计。为了表明高频开关的影响，我们对每个例子的效率都进行了测量，并将其显示在图2中。该图清楚地表明，效率随开关频率增加而下降。若想提高所有频率下的效率，需要寻找到一种全负载状态下低漏到源“导通”电阻、低门电荷或者低静态电流规范的DC/DC转换器;或者寻找到一些具有更低等效电阻的电容和电感。

　　表 1 三个举例电源设计的电容和电感选择

　　表 2 130-ns最小“导通”时间的最小输出电压

　　表 3 功耗组成部分

　　图 2 三个举例频率下 TPS54160 的效率

　　组件尺寸

　　表4列出了三种设计要求的总电路板面积，以及电容和电感的焊盘面积。电容或者电感的建议焊盘面积，稍稍大于单个组件本身，且三种设计举例均使用了该面积。每个组件占用的面积相加(其包括IC、滤波器以及所有其它小型电阻器和电容的焊盘尺寸)，然后将得到的结果乘以2倍(考虑到组件的间距)，便得到总面积。100-kHz和750-kHz设计之间存在近250 mm2的总面积节省，从而使滤波器体积缩小50%，而板空间占用减少55%。但是，存在收益递减规律，因为电容和电感值无法减少至零!换句话说，不断推高频率并不能够一直减小总尺寸，因为你无法总是能够在市场上买到这些尺寸适合且批量生产的电感和电容。注意，33-µH和15-µH电感占用相同的面积。存在这种可能性，是因为33-µH电感的高度为3.5 mm，而15-µH电感仅高2.4 mm。我们想通过这两种电感来说明的观点是：电感与体积成正比例关系。

　　表 4 组件尺寸和总面积要求

　　图 3 100kHz、300 kHz和750 kHz 的波特图

上一页  [1] [2] [3]  下一页