2．2 ADC6620设计
    AD6620的任务是将高速数据流变成当前可实时处理的中低速数据流。在本设计中，AD6620数据输入端代表指数含义的3位(EXP0～EXP2)接地，且工作在单输入通道模式下(A／B=3．3 V)，以模式0接收来自于ARM的配置信息(MODE=GND)，采用并行方式输出数据(PAR／SER=3．3 V)。
2．3 其它设计
    本设计所采用的ARM开发板是由广州友善之臂公司所生产的QQ2440V3，其上有一个44针的系统总线接口，它与FPGA连接起来完成数据与控制信息的传输。FPGA与SRAM的设计比较简单，这里不再赘述。

3 数据采集系统的软件设计
    为完成系统任务，需要实现几个方面的软件设计：
    a)正交数字下变频器AD6620滤波器以及控制寄存器设计。
    b)在FPGA上实现系统控制、SRAM读写地址生成、数据通道选择等功能的Verilog HDL程序。
    c)ARM上基于嵌入式Linux操作系统的数据采集硬件驱动程序。
    d)ARM上客户端应用程序。
    e)远程主机上基于LabVIEW的服务器以及显示、频谱分析、存储与回放程序。
3．1 AD6620滤波器及控制寄存器设计
    AD公司专门针对AD6620芯片推出了滤波器设计软件fltrdsn以及监视控制软件AD6620，但该软件是基于计算机并口与AD6620芯片连接的，不适应设计中远程数据传输与控制、多客户端的任务要求。可以利用该软件将设计成功的滤波器以及配置文件保存下来，利用LabVIEW的文件处理功能自动将信息提取出来，通过网络远程配置AD6620。

3．2 FPGA逻辑设计
    FPGA内部逻辑电路结构见图2。考虑到后续设计的需要，FPGA内部使用ARM地址总线的低3位来选择当前操作的模块，具体的地址与内部模块对应关系见表1。

    图2中各模块功能进一步说明如下：
    a)Input_db_part：双向数据总线分离。配合由Control_register送来的控制信号，在Conf_6620有效时将数据总线上的数据送至Config_6620模块，完成AD6620配置，在Fetch_sram信号有效时将读SRAM得到的数据传送至ARM数据总线。