数据采集时,图像采集模块产生高速数字码流,而DSP对外围设备读取速度较慢。为了解决图像采集模块与图像处理模块的速度匹配问题,在这两模块之间加入数据缓冲区,可采用FIFO或SRAM,本系统采用ISSI公司的64 Kx16 bit存储空间的高速SRAM存储器IS61LV6416作为缓存存储解码BT.656码流得到的图像亮度数据。
3.2 图像数据处理模块
TMS320VC5509A内部仅有256 KB的RAM和64 KB的ROM,无法满足处理大量图像数据的需求,必须通过EMIF扩展外部存储器存放原始图像数据和应用程序。该系统外接Hynix公司HY57V641620EP SDRAM,其8 MB的存储空间用于存储图像数据;外接Spansion公司的S29AL008D Flash,其1 MB的存储空间用于存储应用程序和Boofloader。EMIF可与SDRAM无缝连接,接口连接如图2所示。由于TMS320VC5509A最大只能外扩16 KB的异步存储器,因此访问1 MB Flash需按分页方式访问,连接示意图如图3所示。
3.3 无线收发模块
nRF24L01是一款2.4 GHz单片无线收发器,全球开放ISM频段免许可证使用,126频道,满足多点通信和跳频通信需要,内置硬件CRC检错和点对多点通信地址控制,最高工作速率2 Mb/s,高效GFSK调制,抗干扰能力强,只需少量外围元件便可组成射频收发电路,适用于工业控制场合。
4 系统软件设计
由于图像数据量大,若在接收端实时显示采集端图像,必须提高DSP的工作效率。图像采集时,通过DMA完成图像数据从采集模块到图像处理模块的传输;图像压缩利用DMA完成JPEG压缩过程中的分块操作,避免CPU对外围存储器的读写操作。无线通信时,将McBSP(多通道缓冲串口)配置成SPI接口与无线通信模块nRF24L01进行连接,需要传输的压缩数据由DMA送到McBSP缓冲区,最终完成图像数据传输。DMA具有传输快速、高效的特性,并且数据传输丁作无需CPU参与,从而极大减小CPU的负担,提高系统效率。
4.1 采用DMA读取采集模块的数据
图像采集模块由CPLD控制,CPLD对OV9650解码器产生的数据进行相应的译码并顺序存储到图像采集模块的缓冲区。采集图像大小为320x200的8位灰度图像,为扩展需要,缓冲区采用具有64 K×16 bit存储空间的高速SRAM存储器IS61LV6416-10T,存储一幅完整图像。一幅图像采集完后,DMA与CPLD将缓冲区中的图像数据转存到DSP的外部存储器。DMA的主要寄存器配置参考图像压缩的DMA配置。