2．1 水平同步信号HD和垂直同步信号VD
    由ICX285AL原理可知，基本时钟CLK循环周期应当设为1 790。水平驱动信号H1，H2和垂直驱动信号V1，V2A，V2B，V3，V4，以及转移信号SUB在此基础上建立相互的时序关系。H1与H2相位相差180°，V2A与V2B相位完全相同。
    设置水平同步信号HD和垂直同步信号VD的关系，可定位sensor有效行的起始位置以及用于校正目的的暗像素(dark pixel)位置。如图3所示，通过sensor采集的图像有效行数为1 063-3=1 060。图4表明水平驱动信号H1与水平同步信号HD的时序关系。水平驱动信号H1、H2，水平同步信号HD与基本时钟信号clk之间的时序关系如图5所示，完全满足HD的相位要求。

2．2 刷新信号SUB
    刷新信号SUB表示Sensor每传输一行图像信号，就会有一个刷新脉冲产生。参照ICX285AL原理，系统的基本计数器Counter计数范围从1～161之间的值时，SUB为“0”，低电平；Counter计数范围从161～287之间的值时，SUB为“1”，高电平；当为其他值时，SUB为“0”。图6为刷新信号SUB与垂直驱动信号时序关系的仿真结果。

2．3 四相位驱动脉冲
    根据四相CCD电荷转移的原理，CCD中的电荷根据四相时钟信号驱动，实现电荷转移。设计过程中必须保证四相驱动信号V1，V2，V3，V4的时序关系。图7所示为四相驱动信号与水平同步信号的仿真波形。

3 驱动电路CPLD实现
    采用Altera公司的CPLD芯片EPM3256AQC208完成CCD驱动电路，方案已应用于工业摄像头系统。利用泰克500 MHz示波器实测波形如图8所示，图9为水平驱动和垂直驱动信号局部放大波形。时序及时延参数均满足要求，工作稳定可靠。基于PLD技术的方案，易于实现与其他芯片的接口，具有高度灵活性、天然的并行性和快速成型等特点，同时可通过编译平台方便设置PLD芯片的驱动电流，有效降低系统噪声，是一种性价比较高的选择。