UWB技术近年来受到了学术界和产业界的广泛研究和关注，而线性调频超宽带(Chirp-UWB)因为具有发射功率谱密度低、被截获概率小、传输距离远、抗多径能力强和测量精度高等优良特性，逐渐成为超宽带领域的研究热点。
    产生高性能的Chirp-UWB信号是Chirp-UWB高效通信的关键因素。以前获得线性调频信号主要借助压控振荡器(VCO)方法和声表面波(SAW)方法。但由于模拟方法存在信号时宽带宽积固定而不灵活、线性和自相关性不理想和对环境温度比较敏感等缺陷，难于产生高性能的线性调频信号，逐渐被高速发展的数字方法所取代。但受数字器件速率的限制，目前尚无法直接在VHF／UHF频段产生超宽带线性调频信号。文献[1-2]采用直接数字频率合成结合倍频的方式实现了超宽带线性调频信号的产生，但数字部分都是基于查找表法，需要耗费大量的ROM资源(2n×n bit，n为相位位宽)。为此，本文提出了一种基带数字部分采用CORDIC迭代算法实现，模拟部分利用正交上变频结合倍频技术，产生带宽和扫频周期可控的可变速率Chirp-UWB信号的设计方案。
1 系统结构
    利用FPGA实现CORDIC迭代运算，并结合正交上变频与倍频技术产生Chirp-UWB信号的系统结构如图1所示。

    为了保证高过采样率并产生足够宽的大带宽基带数字Chirp信号，利用Altera公司的锁相环IP核对FPGA的内部时钟进行倍频，输出高频稳定的参考时钟来控制相位累加器和CORDIC迭代运算模块的工作，进而产生I、Q两路基带数字Chirp信号。该信号经过双路DAC数模转换后，再通过正交上变频调制以及倍频，产生满足超宽带带宽要求的Chirp-UWB信号。由于FPGA是可编程器件，该系统中的频率增量和时宽控制器都可编程控制，所以该方式产生的Chirp-UWB信号带宽和时宽都是可控的，在设计上具有很大的灵活性。
2 基带数字信号的设计与实现
2.1 相位累加器的设计
    由信号理论可知，线性调频脉冲信号可以表示为：


    根据式(3)设计如图2的相位累加器。该累加器具有可编程功能，通过改变频率增量和时宽控制器的值，可以产生所需带宽和时宽的Chirp信号。本方案中，每符号周期内前半周期进行下扫频，后半周期进行上扫频。下扫频时，频率增量和频率寄存器输入累加器的值都为负值；上扫频时上述值则取相反的符号。并且频率寄存器的初始值设为(m-1)μ″mod 2n，相位寄存器的初始值设为(m-1)2μ″mod 2n。

    当迭代次数n确定时，An为常数，当n趋于无穷大时，An的值收敛为0.607 25。