2．1 时序图
    AD8108／AD8109的串行模式时序图如图3所示。图中，其时钟信号CLK和刷新信号均是下降沿有效。特别应当注意的是，数据的建立时间t1最少为20 ns，的锁存时间t6最少为50 ns，即在数据建立后，最长不超过180 ns(t7)串口输出数据。故当一组数据(D3-D0)传送完时，可立即在时钟下降沿有效，(降为低电平)锁存数据；也可停止时钟，隔一段时间使有效。

    图4所示是其工作在并行模式时的时序图。该模式下，数据的建立时间和信号的锁存时间均与串行模式相同。
2．2控制逻辑的编程
    串行工作模式通常使用引脚、CLK、DATA IN、和。第一步，应在低电平有效的情况下，设为低电平，使其工作在串行模式；第二步，串行输入32 bit的数据以完成一次输入输出配置的更改。每个输出端口对应4 bit位(D3～DO，D3先输入，如D3为低电平，则相应的输出阻断，紧跟的D2～D0则没意义)，共8个输出端口，第8个输出端口的数据最先输入；第三步，在32 bit的数据全部输入完毕时，停止CLK信号，变为低电平，并根据刚输入的32 bit数据来切换矩阵的输入输出配置。如果在为低电平期间，CLK信号没有停止。则切换矩阵数据动态更改；第四步，变为高电平，32 bit数据锁存完毕。
    需要注意的是：如果多个AD8108／AD8109器件级联，则一次更改所需bit数是32与器件数的乘积。串行数据首先输入第一个芯片的DATA
IN，然后依次进入其它芯片，直至最后的芯片。因此，给最后一个芯片的数据是程控序列的前端。
    并行工作模式一次只允许更改一个输出端口的配置。由于一次更改只花费一个CLK和周期，因而极大地提高了更改速度。并行工作模式需用到引脚、CLK、、D3-D0、A2～A0和。第一步，首先是在低电平有效的情况下，设置为高电平，使其工作在并行模式；第二步则设置为高电平，同时设置输出地址A2～A0，和输入地址D2～DO，以及输出使能端D3，以使4位数据D3～D0装入由A2～A0决定的32位移位寄存器中的某个4位单元段。第三步，端置低电平。32位移位寄存器中的数据被锁存到并行寄存器中，再经8x4：8解码后控制矩阵完成切换。
    必须重点考虑的是：复位信号不能复位AD8108／AD8109中的所有寄存器，只是将切换矩阵的所有输出通道设为禁止状态，而寄存器中切换逻辑仍置于一个随机的排列中。因此，不管是串行模式还是并行模式，初始上电后，都必须将所有的移位寄存器编程为期望的状态。

3 AD8108／AD8109的应用及注意事项
    AD8108／AD8109是高密度集成模块，利用其输出使能、片选使能的不同特征可构建超过8x8的大尺寸视频切换开关。构建更大的矩阵开关
时，可将它们与AD8116配合使用。图5所示是使用2片AD8108组成的8x16视频切换系统，该系统可实现8路输入中的任一路向16路输出中的任一
路输出，可满足某型雷达告警设备比幅测向功能测试时需要将两路视频窄脉冲序列不同时切换到四个方向、四个频段16通道的需求。