1．2 工作原理
    AD8108(G=1)和AD8109(G=2)具有相同的内核。其容量都是8×8。主要由32 bit移位寄存器、并行锁存器、解码器、64点的切换矩阵和输
出缓冲器等部分组成，图2是其内部结构框图。

    由图2可以看出，AD8108／AD8109有两种控制方式，它们均通过芯片内的32 bit移位寄存器对8路输入和8路输出进行切换控制。
    当为低电平时，选择串行模式。在该模式下，以默认的顺序确定输出端口，而不用输入地址。AD8108／AD8109有8个输出端口，分别对应4bit数据，即D3～DO。其中D3用来阻断或使能该输出端口，当D3为0时，D2～DO无效，相应的输出端口阻断。D2～DO用来确定与某个输出端口相连接的输入端口。DATA IN通过CLK信号的下降沿驱动，依次传输OUT7[D3]、OUT7[D2]、OUT7[D1]、OUT7[D0]、 ……、OUT0[D3]、OUT0[D2]、OUT0[Dl]、OUT0[D0]数据到芯片内的32bit移位寄存器中，并由移位寄存器控制输入信号和输出信号的对应切换关系。当32bit数据全部输入完毕时，停止CLK信号，变为低电平，同时根据刚输入的32bit数据来切换矩阵的输入和输出。若CLK信号没有停止，则切换矩阵数据动态更改。当变为高电平时，32 bit数据锁存完毕。采用串行模式的特点是使用的控制信号少，但速度慢：同时每次更改输入输出配置时，必须提供32 bit的串行数据，这样才能将整个矩阵数据更改：此外，串行数据输出端也可为构建大容量的矩阵切换器提供方便，此时，只需将一个芯片的DATA OUT端连接到另一个芯片的DATA IN，而其它(如CLK、、、)则应该并行连接。
    当为高电平时。选择并行模式。在该模式下，当为低电平，设置为高电平且在CLK下降沿时，包括、A2～A0、D3～DO在内的引脚上的逻辑值都将进入带有4位并行加载功能的32位移位寄存器中。至于4位数据D3～D0装入到32位移位寄存器的哪一个4位单元，则由A2～A0决定。A2～A0将32位移位寄存器分成8个4位单元段，每一个4位单元段对应一个输出缓冲器。当为低电平时，上述移位寄存器的内容进入并行锁存模块，然后经8x4：8解码后，即可对开关矩阵进行控制，以实现由D3、D2～D0、A2～A0决定8路输入中的任一路输入向8路输出中的任一路输出。并行模式的特点：一是使用的控制信号多，但速度快；二是在改变单个输出通道的工作方式时，不需要重新编程设置整个切换矩阵。

2 时序及控制逻辑编程
    AD8108／AD8109的信号通道带宽不低于250MHz(-3dB)，高于计算机视频信号和许多雷达视频脉冲的带宽，因而可用于复合视频、分量
视频、压缩视频等许多宽频带信号的切换；该芯片将输出缓冲器集成在芯片内，减少了寄生电容，且使它的抗干扰能力较强；这种高密度集成模块更便于集成更大规模的视频矩阵切换电路；器件有串行或并行两种控制方式，其控制都比较简单，而且驱动能力强，能驱动150Ω负载。此外，该芯片功耗低，工作电流仅45 mA，并有输出禁止功能，可允许多个芯片的输出直接连接。