图 1：典型的信号路径

每当我们设计高速的混合信号系统时，我们最好先审视信号路径的每一环节，详细评估各区块的信号失真程度。本文主要介绍输入或接收器路径的设计。发送器或输出路径的设计将会留待以后再详细介绍。典型的接收器或仪表测量系统由信号传感器、模拟信号处理区块、数据转换器、接口及数字处理区块等多个不同环节组成 (参看图 1)。但本文只集中讨论输入路径设计的模拟及混合信号部分。我们必须小心挑选信号路径的各个区块，才可取得预期的成效。

规范系统性能的技术规格

若要系统能充分发挥其性能，系统便必须符合一定的技术规格，例如信号路径所采用的主要元件必须符合有关要求，以便系统可以在性能、功耗、体积及是否容易使用等方面取得最理想的平衡。下文将会分析典型的双信号路径接收器设计的每一个环节 (参看图 2)。接收器的两条信号路径都以传感器为起点，接收器可以接受频率高达 27 MHz 的直流电信号，并可为单端 200W 负载提供输出。传感器信号振幅介于 2mVpp 与 1Vpp 之间，而且两条通道都无可避免有高频干扰。按照系统规格的规定，即使最微弱的信号也必须比系统噪音高 6dB 以上，才可进行正常的信号处理，而且即使最强的信号其振幅峰值也不应在信号路径内被削平。在任何正常的应用情况下，这一电路设计的功耗都应尽量减至最少。

高效的测试及仪表测量解决方案示波器简化电路图

图 2：设有两条信号路径的接收器系统

选择模拟/数字转换器

系统设计工程师确定了系统的技术规格之后，便可着手挑选输入信号路径的核心元件 --  模拟/数字转换器。高速模拟/数字转换器有两个重要的技术参数：即以位计的分辨度及采样率。由于信号的振幅介于 2mVpp 与 1Vpp 之间或 54dB，加上即使最微弱的信号也必须比模拟/数字转换器的噪音高 6dB 以上，因此模拟/数字转换器的信噪比 (SNR) 必须不可低于 60dB (54dB + 6dB)。理论上，10 位模拟/数字转换器的信噪比可以高达 62dB，应该符合规定要求。但实际上，10 位模拟/数字转换器的信噪比根本无法达到这个理论上的最高水平。此外，信号路径上的其他元件也会为系统添加噪音。系统设计工程师也希望能够将模拟/数字转换器的输入信号加以抑制，确保振幅无法达到其峰峰值的范围，因为这样可以避免出现过驱动的现象。按照以上的分析，信噪比高达 68-70dB 的12 位转换器应该是明智的选择。

模拟/数字转换器的分辨度确定为 12 位之后，跟着便要确定取样率。以频率高达 27 MHz 的直流电输入信号为例来说，取样率必须不可低于 54 MSPS，因为只有这样，模拟/数字转换器才可将整个频率范围内的信号转为数字信号，确保有关信号不会与其他频率混淆或重叠，以致出现错误解译。许多有关模拟/数字转换器及取样率的课本及应用技术资料汇编都有讨论频率重叠或混淆的问题。

此外，模拟/数字转换器还要符合另外两个系统规定。由于这里讨论的是双通道的接收器系统，因此选用双路模拟/数字转换器较为理想，而且功耗最好能够减至最少。以下是最适用的模拟/数字转换器的技术规格：12 位的分辨度、54 MSPS 以上的取样率、极低的功耗以及双通道的格式。ADC12DL065 是其中一款符合这些标准的模拟/数字转换器芯片。这款 12 位的双路模拟/数字转换器可以支持高达 65 MSPS 的取样率，信噪比高达 69dB，而且功耗低至只有 360mW。

ADC12DL065 模拟/数字转换器还有其他的优点，工程师设计信号路径的其他环节时，应该详细考虑这些重要的技术参数。这里首先要介绍的是这款模拟/数字转换器的输入信号的特性。这款芯片的整个差分信号输入范围是 2 Vpp，共模输入电压是 1.5 伏 (V)，而输入电容是 8pF (参看图 3)。此外，ADC12DL065 模拟/数字转换器的交流电特性也绝不逊色，不但信噪比极高，而且以 30MHz 的输入信号来说，无杂散信号动态范围 (SFDR) 可达 85dB，确保模拟/数字转换器所产生的假信号远比要接收的信号小。双路模拟/数字转换器的另一优点是芯片内的两条通道可以产生互动作用。换言之，ADC12DL065 模拟/数字转换器的两条输入通道可以互相抑制来自对方的信号干扰，而且两者之间的信号抑制率高达 90dB，因此两条通道的信号不会互相干扰。

图 3：输入“A”信号路径接收器系统

模拟信号调节区块

跟着我们便要为接收器系统设计模拟信号调节区块，以便为模拟/数字转换器提供支持，确保转换器可以充分发挥其性能。这是重要的区块，负责执行多个不同的功能，其中包括滤波功能 (消除不受欢迎的高频信号)、传感器输出的阻抗匹配功能、信号转换功能 (将传感器的单端信号转为模拟/数字转换器的差分信号)、信号放大功能 (将信号电平提高至达到模拟/数字转换器的输入电压范围) 以及电平转移功能 (确保模拟/数字转换器的共模输入电平能够相匹配)。系统设计工程师应小心挑选这一区块的元件，以便尽量将元件数目减至最少。

通信系统信号路径无线基站发送器

由于系统内有部分高频信号会对系统造成干扰而必须加以消除，而且进入模拟/数字转换器的噪音也必须在带宽上加以限制，因此这个电路设计必须采用设计简单的无源、单极性、低通滤波器，并将之置于放大器与模拟/数字转换器之间。基于以下两个理由，我们为 32 MHz 的信号选用 3dB 的带宽：

·    尽量确保频率较高的输入信号不会出现衰减

·    尽量确保频率超出取样率一半的噪音及不受欢迎信号不会与接收的频率混淆或重叠一起

图 4 所示的滤波器可以消除或减少信号混淆，因此一般都称之为抑制混淆信号滤波器 (参看图 4)。若有需要，例如不受欢迎交流电信号的振幅较大而频率较高，我们可能需要采用斜度较高的多极性滤波器，但以这个接收器系统来说，单极性的滤波器已十分足够。这是一款设计简单的阻容 (R-C) 滤波器，在电路图中置于放大器之后，而阻容滤波器的参数可以留待放大器区块的设计完成之后再加以确定。

图 4：抑制混淆信号滤波器

如何选择合适的放大器

系统设计工程师跟着便要仔细研究模拟信号处理区块的其中一个更为严格的技术要求 -- 即单端/差分信号转换的功能 (参看图 5)。这个功能通常由变压器负责执行，但由于信号频率范围已将直流电的信号频率包括在内，因此变压器无法支持这个功能，以致必须另外加设单端/差分信号放大器。这个放大器也可提供信号放大、电平转移以及阻抗匹配等功能。

系统技术参数转为放大器技术参数的整个过程大致上与模拟/数字转换器的挑选过程无异。高速放大器有多个主要的技术参数，其中包括带宽、增益、噪音及失真。为免信号在传送到模拟/数字转换器之前已出现衰减，放大器的带宽最好比 27 MHz 信号带宽大几倍。由于模拟/数字转换器的全标度输入是 2 Vpp，而最强的信号只有 1 Vpp，因此放大器只要有两倍的增益，便可将 1 Vpp 的最强信号放大，达到与模拟/数字转换器的全标度输入信号大致相同的水平。为免已放大的信号过驱动模拟/数字转换器输入端的信号及将其振幅削平，增益应设定为稍低的 1.8 倍。ADC12DL065 芯片的信噪比是 69 dB。换言之，模拟/数字转换器的全部噪音只有 69 dB，低于 2 Vpp 的全标度输入电平，亦即约 250 mVrms。

放大器的输出噪音最低限度应该比这个数值小两倍或低于 125 mVrms。若果为了抑制这些噪音而特别为放大器制定有关噪音电压及电流方面的技术参数，我们便要将放大器输出信号的带宽及放大器的增益所产生的影响一一计算在内。抑制混淆信号滤波器的带宽先前已确定为 32 MHz，输入模拟/数字转换器的放大器噪音带宽也同样设定为 32 MHz，而放大器的增益则设定为 1.8 倍。放大器本身的输入电压噪音进入模拟/数字转换器之后也成为输入噪音，这方面的噪音可以根据以下公式计算出来： 


    Vnadc = Vnamp * ÖBW * (1+增益) =
    Vnamp * Ö32 MHz * 2.8 < = 125 mVrms

因此放大器的输入噪音 (Vnamp) 必须小于 8 nV/ÖHz。差分信号放大器的输入电流也有可能产生噪音，若放大器四周的电阻值一经设定之后，来自差分信号放大器的噪音最后便会受到控制。失真并不是这个系统的一个重要技术参数，但放大器的失真程度应该与模拟/数字转换器的失真程度在同一范围。每一通道应该各有一个放大器，以便简化个人电脑电路板的布局设计，以及更有效抑制两个放大器之间的输入信号的高频干扰。

以下是单端/差分信号放大器的技术规格：若增益为 1.8 倍，带宽便要高达 80MHz 以上；输入噪音不可超过 8 nV/ÖHz；以及失真必须受到 70dB 以上的抑制。美国国家半导体的全新 LMH6550 差分高速运算放大器完全符合以上的规定。这款放大器的增益带宽积达 400MHz，因此若增益为 1.8 倍，放大器的带宽可达 140MHz (400 MHz / (1 + 1.8))。LMH6550 芯片的输入电压噪音是 6 nV/ÖHz，比规定的 8 nV/ÖHz 更优胜，若以 20MHz 2 Vpp 的信号为例来说，这款放大器只有 70dB 的失真 (典型值)，失真程度与模拟/数字转换器大致相同。

图 5：单端/差分信号放大器的配置

我们只要挑选几个合适的外接增益及反馈电阻，便可按照几条简单的公式，将 LMH6550 这一类差分信号运算放大器的一系列增益及输入阻抗分别加以设定。放大器的理想增益是 1.8 倍，而理想的输入电阻是 200W。

有关的电阻值可按照以下的公式选定：

Rin = Rs = 200W
Rg = Rin / (1 + 增益) = 200W / (1 + 1.8) = 71.4W
Rf = 增益 x (Rg + Rs) = 1.8 x (71.4W + 200W) = 488.5W
Rm = Rg + Rs = (71.4W + 200W) = 271.4W

我们可以根据上述电阻值计算出放大器输入噪音电流所产生的噪音，结果显示放大器噪音主要来自先前已计算出来的电压噪音，因此输入噪音电流所产生的噪音只有微不足道的影响。

由于放大器的有关参数及特性已全部确定，因此我们可以为抑制混淆信号滤波器之内的电阻及电容分别选定其数值，滤波器的理想截止频率是 32MHz。以下是计算截止频率的公式：

Fc = 1 / (2p*Ro*(Co + Cadc*2))

LMH6550 的数据表载列一款抑制混淆信号滤波器，其中所列的截止频率为 50MHz，而建议采用的 Ro 电阻为 56W。这里介绍的这款电路设计便采用这个 Ro 电阻值，而 Co 电容值也会根据 32MHz 的截止频率作出调整。

Co = 1 / (2p*Ro*Fc) - Cadc*2) 
   = 1 / (2p*56W*32MHz) – 8pF*2 = 72.8pF

上述电阻值及电容值全部都可略加调整，以便可以采用更常用的数值。

最后，放大器还需提供信号电平转移这个重要的功能，以便将信号电平调节至与模拟/数字转换器共模输入电压相若的水平。此外，共模电压的调节也很容易，我们只要利用 LMH6550 芯片，并将要求的共模电压 (亦即 ADC12DL065 的参考输出管脚的 1.5 伏电压) 输入放大器的 Vcm 输入端，便可调节共模电压。放大器输出共模电压最后会调节至 1.5 伏，与模拟/数字转换器的输入共模电压相若。

图 6：输入“A”接收器系统的最后配置

内容提要

系统设计工程师只要小心检视信号路径设计的每一个环节，便可为每一环节挑选适合的元件，确保系统设计具有高性能、低功率及体积小巧的优点，能够符合原本设计的所有要求 (参看图 6)。 LMH6550 放大器及 ADC12DL065 模拟/数字转换器都适用于以上介绍的一类信号路径，而且两者在操作时可以发挥相辅相成的作用，令这类信号路径设计既简单又容易实行。事实上，只有采用过这款电路设计进行测试的工程师才会真正了解其中的优点。多个实际的测试都证明这款电路能够在任何操作情况下发挥预期或比预期更好的性能。

如欲进一步了解有关美国国家半导体放大器产品的资料，敬请浏览

http://www.national.com/see/ap/article.cgi?code=AC1SIG