·上一文章：基于FPGA的多种形式分频的设计与实现
·下一文章：A/D高速采集模拟信号的阈值设定
一个解决方案是将两个转换器并联，使最大负载电流增大一倍。但是需要对标准配置的降压型转换器进行改进，以维持两个转换器之间的负载共享(分担)和稳定性，减小输入/输出电压的纹波。
图1 中给出了一个输入电压为8～40V、最大负载电流4A下输出电压为5V的DC-DC转换器。它使用两个并联的LT3430 60V 3A(峰值开关电流)单芯个降压型转换器。电路采用具有扩频调制功能(SSFM)的多相振荡器，使两个转换器能在高达250kHz的频率上保持同步 (180°相移)。图2给出了图1电路的效率。
由于200kHz的固定开关频率在两个转换器之间会有微小的差异，所以同步是很重要的。如果允许两个转换器工作在不同的开关频率，随着时间的流逝，输出纹波可能会携带某些不希望的低频纹波，其频率正好等于两个转换器频率之差。
保持两个转换器之间有180°的相位差，就可以减小输入/输出纹波。一般情况下，一个IC电流增大时，另一个IC的电流正在减小，这样使它们的纹波电流互相抵消，从而减轻了对输入输出储能电容的压力。相反，如果两个IC同相工作，两个IC需要在每个周期中同时从电容器抽取电流或向电容器输送电流，这会使电路纹波比单个IC增大一倍。
来自LTC6902的同步信号的SSFM模式设定在235kHz和250kHz之间，这可减少EMI峰值。在开关频率固定在250kHz的情况下可看到这个效果。通过改变跳线器位置(将LTC6902的组件引线接地)就可以清除SSFM模式，将频率设置到250kHz。
假设电路布局合理并且占空比在40%到60%之间，在4A负载电流的条件下，双转换器电路需要的电容容量只有单个IC电路的一半。在需要大范围占空比的应用中，双IC电路的纹波比单个IC电路纹波的一半多一点。
在负载范围比较宽的情况下，兼顾散热和效率的最佳设置是使两个IC均匀分担负载。这可以通过将两个误差放大器的输出端(VC脚) 接在一起来实现，以消除两个误差放大器之间的电压差和反馈增益。另外，在电感和调节器增益容差范围内，两个IC可以一起工作。在整个负载电流范围内，该设计中的两个器件所分担的电流近似相等。采用两个独立的2.5A、22μH功率电感比采用单个5A、10μH电感要好，这是因为两个电感的总体积比单个大电感的体积小2倍，这可以将元件高度降到最低。
