·上一文章：高速 ADC THS1041 的钳位功能
·下一文章：ADS8364在新型智能测磁仪中的应用
DAC的一些技术指标
DAC是最基本最重要的混合信号构建模块，其输出可以是单端，也可以是差分；器件可以是单极性，也可以是双极性的；DAC的传递函数是线性的，也可以是非线性的，如'LogDAC'为对数传递函数，主要应用在音频系统中。实际传递函数与理想传递函数的拟合度可以用DAC的积分非线性或INL来描述，通常有两种表达方法：一种是端点方法，如图1左图所示，另一种是最佳直线的方法，如图1右图所示。即使是简单的Σ-Δ转换器那样并不呈现微分非线性误差的转换器也都有INL误差，而且这个误差还会影响到杂散和失真的性能。
DAC不仅可以对输入代码产生一个量化输出电平的响应，同时也可以动态产生信号。与ADC一样，DAC也是一个采样数据系统，因而遵循奈奎斯特和香农采样定理。
此外，建立时间是一个DAC设计多方面的技术指标。简单的可以理解为从输出电压离开一个具有指定误差范围电平到稳定进入目标误差范围电平的时间。有些制造商定义的建立时间还包括与锁存和开关设置时间相关的寄存器延迟，以及如图2中所示的左侧的死区。前者在使用DAC产生动态信号时更为有用，而后者对于电平设置的调节很重要。不符合建立时间的时序指标可能会导致性能上的问题。
DAC的架构
DAC的一个基本构建模块是一个简单的开关。图3所示为最简单的电压输出DAC架构，包括一个Kelvin分压器，温度计式DAC，全译码器。这种DAC也可称为电阻串（string）DAC。图中所示的是一个3位电阻串DAC，一般来讲电阻串DAC不超过8位。对于Kelvin分压式DAC，由输入代码的改变而产生的开关毛刺相对恒定，与代码在DAC范围内所处位置无关，因此成为了目前较高分辨率的分段式DAC的常用构建模块。基准电压是加在阶梯型电阻串的顶部，输入代码确定了开关与电阻串的连接。由于CMOS开关漏电流很小，而且可以实现很高的集成度，因此，电阻串DAC常采用CMOS制造工艺。
如果去掉图3电阻串DAC最上面的电阻，梯形电阻串的上下两个端点就变成了电位器的两个端点，从而得到数字电位器，电阻串DAC的输出成为了电位器的抽头。
基于R/2R网络的DAC一直是一种普遍使用的类型，由于2：1比率很低，因此电阻非常容易制造以及微调，如图4所示为一个电压型R/2R阶梯网络DAC。该架构中每个二进制位在地与基准电压之间切换，其中一个有利的特点是该架构输出阻抗与代码无关，是恒定的。其输出可以为电压，或者是流入虚地的电流。需注意的是，这些开关必须能工作在很大的共模电压范围（从VREF到地电位）内，而且VREF端点的阻抗是输入数字量代码的函数，因而必须用低阻抗驱动。
对于R/2R阶梯DAC电流型输出结构，其开关总是工作在地电位。由于这种架构如果使用CMOS开关，则VREF输入可以有正极性或者负极性。如果把双极性AC输入加到VREF引脚上，就有4象限乘法，因此可以得到VREF电压与数字量代码之间乘积的输出，因此这种DAC架构通常被用于乘法DAC（MDAC）中，可以应用到以数字控制方式对信号进行放大或缩小。
如果用电容切换代替电阻或电流源，即为开关电容DAC或称电荷分配DAC，如图5所示。其中电容的匹配是用精密光刻技术控制的，并且还另外增加了一些电容和开关出厂前的微调，或者在完成安装之后的系统级自校准调试过程中使用。而该架构的一个缺点是，开关时的瞬态电流注入到模拟输入端，这需要驱动放大器对于这些瞬态电流能够在大约半个转换周期内稳定下来。
若干个低分辨率DAC可以使用'分段（segmentation）'技术组合成较高分辨率的DAC，有许多种方法可以实现这种分段。如图6中（A）所示，两个3位电阻串DAC构成一个完整的6位DAC，如果采用CMOS工艺，这种DAC效果很好。其中，最高的几位是用第一个电阻串DAC实现，而最低的几位用第二个电阻串DAC实现。而在图6（B）中，低位DAC是用二进制DAC构成的。分段法降低了开关毛刺的影响，有助于减少与数字输入有关的DNL误差，因此常用于高速DAC中。
