3 提出的带隙基准电路
3．1 启动电路实现
    由于电路采用共源共栅结构，因此为了防止电路工作在零偏置点，增加启动电路，使A6节点偏置，注入电流也可使电路摆脱“简并”点而正常工作。图4给出带隙基准电压源电路。VDD经VM6，VM7，VM12为一条到地通路，A4节点拉高，经过反相器，A5节点为低，使VM8启动并向A6节点注入电流，从而使核心电路摆脱零偏置开始工作，完成启动。当电路开始正常工作时，VM5经过VM4的镜像电流，使A3节点拉高。当VM13启动后，A4节点拉低，A5节点经反相为高，促使VM8关断，启动电路停止工作。
3．2 核心电路实现方法
    图4给出带隙基准电压源电路。该电路的核心，是通过采用共源共栅结构保证了A1和A2节点的电压相等，因而在一定程度上增加了整个电路的电源抑制比。假设VM3和VM4，VM9和VM10均为宽长比相等的对管，则采用共源共栅结构，可使流过双极晶体管VQ1的电流等于流过双极晶体管VQ2的电流，即I1=I2。由此可得：

式中：Is为饱和电流；Vbe为双极晶体管的基极一发射极正偏电压Vbe=Vtln(I/Is)；V1=KT/q；K为玻尔兹曼常量；T为绝对温度；q为电子电荷。
    依据Vbe和Vt的温度系数，选择合适的Vt系数，以得到零温度的基准系数。在该电路中取VQ1，VQ2的发射结面积之比为8：1，即IS1/IS2=8。
3．3 反馈回路
    在带隙基准电源电路中增加负反馈回路会增加系统输出的稳定性，并在一定程度上提高电路的电源抑制比δPSRR。图4中所示，假设Vref节点的电压升高，VM1的漏源电压减小，导通程度减弱，IVM1减小。通过VM14和VM15，VM2和VM3，VM4的镜像结构，I1和I2都有减小的趋势。由式(1)可得Vref减小，从而稳定输出电压Vref。

4 仿真结果
    采用SYNOPSYS公司的HSPICE电路仿真。图5给出启动过程的仿真结果。图6给出Vref，δPSRR和带隙基准电源随温度变化特性仿真结果。其电源电压VDD=3．3V±10％；仿真温度范围为-45℃～+85℃。仿真的corner包括：ff(fast model)，tt(typical model)，ss(slow model)。仿真结果表明，在VDD=3．3 V，T=25℃时，输出电压Vref=1．25V：在温度范围为-45℃～+85℃时，温度系数为20 pm／℃；低频下的δPSRR=一58．3 dB。

5 结语
    随着CMOS工艺的发展，采用CMOS工艺设计高性能、低功耗、低成本的高速电路。该设计采用华润上华0．5μmCMOS工艺，运用带隙基准原理，设计出输出稳定的带隙基准电路。该电路用于BLVDS总线收发器，主要为BLVDS总线驱动器、接收器提供所需的偏置电压。HSPICE仿真结果表明，在电源电压VDD=3．3V，温度为25℃时，Vref=1．25 V。在温度范围为一45℃～+85℃，输出电压温度系数为20 pm／℃，在低频时电源电压抑制比为一58.3 dB。