图4 三阶环路滤波电路

　　图4是一个三阶环路滤波电路,选择fr=10MHz，R=2，所以频率间隔fr/R为5MHz。这里的频率间隔也就是鉴相器的鉴相频率。鉴相频率越高,频率合成器的分频数就越低,则带内相位噪声就越少,但是可选的频点也就越少,设计时要将二者综合考虑。同样,开环带宽的选择需要在杂散(spur)程度与锁定时间(lock time)之间进行取舍。在较小的回路带宽情况下,杂散也较小,但是锁定时间较慢。在较大的回路带宽情况下,锁定时间较快但杂散较高。事实上,在设计时,可以利用ADI公司提供的ADIsimPLL工具计算出三阶环路滤波器的元件参数如下:R1=1.13kΩ，C1=534pF，C2=8.75nF，C3=269pF，R2=3kΩ。

3.3 电路的PCB设计

　　电路的PCB设计同样也很重要，要注意以下几点：

　　① 为了便于焊接，画芯片封装时，芯片引脚的焊盘要比实际尺寸长0.5mm,宽0.05mm；

　　② 在射频信号线、焊盘和芯片周围应尽可能多添接地铜皮，并与主地相连。射频信号线要尽可能的短；

　　③ 为了减少时钟信号的干扰，可以将时钟线进行包地处理；

　　④ ADF4360-0射频输出线阻抗应为50Ω，减少信号反射。

3.4 仿真结果

　　使用ADIsimPLL对该电路进行仿真。

　　图5是计算环路滤波器电阻电容参数时系统生成的原理图，从图上我们可以看到满足我们设计的频率要求时环路滤波器的器件参数。                     

                             
                               图5环路滤波器参数仿真原理图

                                
 
                                        图6 环路滤波器输出相位误差

　　图6是时域环路滤波器输出相位误差图，从图上我们可以看出大约在60微秒后环路滤波器输出相位误差为0，符合设计要求。