1 引言
    在水下通信系统中，低功耗的声信号发射电路设计对系统的作用距离远近及其精确度起着关键性的作用。介绍了一种利用CPLD控制的波形存储方法，可以实现频分和码分两种复用方式下的声信号发射。经过多次实验验证，该系统具有可行性。此外，在设计CPLD逻辑电路时，选用了Xilinx公司提供的Xilinx ISE6．2开发系统软件，运用Model Tech公司的Modelsim对设计进行功能仿真。

2 器件介绍
2．1 XC2C128简介
    Xilinx公司推出的CoolRunner-II系列中的XC2C128-7V0100。该器件采用第二代快速零功率(FZP)技术，以便在尽可能低的功耗情况下提供最佳的性能，如：采用1．8 V的内核电压，可提供300 MHz的性能，且耗功小于100μA。另外，该器件还具有体积小，价格低和稳定度高等优点，符合信号发射系统要求。XC2C128包含了16个内部互联功能块(AIM)，每个AIM能为功能块提供40个输入，每个功能块包含16个宏单元，这些宏单元同时包含大量的配置寄存器。另外，这些寄存器能被全局预置和复位，也可被提前设置成D或T触发器，有多种时钟信号，分别为全局或部由路服务。例如在同步时。可同时应用3个不同的时钟信号。
    XC2C128的主要特性如下：
    采用1．5 V、1．8 V、2．5 V、3 V、3.3 V等电源供电，内部有两个BANK，因而允许采用不同电压供电而无需电压转换器；
    1．8 V供电时，静态电流可低至25μA；
    采用RealDigital CPLD技术和先进的低功耗高速可编程逻辑技术，静态功耗可低至33μW；
    带有输入滞回和可编程地(GND)，提高了高速I／O信号完整性；
    带有多种LVCMOS、HSTL和SSTLI/O，其灵活的I/O可支持多种器件接口；
    采用通用的JTAG接口；
    片延时仅5 ns；
    带有双边缘触发器，因而速度更快；
    具有4级设计保密功能。 
    设计CPLD逻辑电路时，选用Xilinx公司提供的XilinxISE6．2开发系统软件。ISE是集成综合环境的简称，是XilinxFPGA／CPLD的综合性集成设计平台，该平台集成了从设计输入、方针、逻辑综合、布局布线与实现、时序分析、器件下载与配置、功率分析等几乎所有设计流程所需的工具，加快了CPLD设计开发进程。CPLD逻辑电路采用VHDL输入方式设计，具有很强的可读性和可移植性，便于后续修改。完成电路设计后，运用Model Tech公司的ModlelSim对设计进行功能仿真，验证电路功能是否符合设计要求。图1给出CPLD电路连接原理。

2．2 波形存储器
    波形存储器主要用来存放预先生成的抽样波形数据。这里选用SGS-THOMSON公司生产的M27C64A。因为该器件是一种低电压、低功耗的8x8K EEPROM；编程电压为12．5 V，具有高速编程的特点，特别适应于电池供电系统。图2给出其电路连接原理。

3 系统设置
3．1 硬件电路设计
    图3给出一个信号发射电路的总体框图。在CPLD设计中，分频电路的输出频率作为地址发生器的时钟。但是，考虑到地址发生器的时钟要和预存的波形数据采样频率相一致，而波形存储器的存储容量有限，当采样频率为500kHz时，采样的波形数据量较合适，因此需要设计16分频电路，该分频电路对频率为8 MHz的晶体振荡器分频。同时，根据波形存储器地址端引脚个数，设计了13位的地址发生器。由此，依据CPLD的设计流程，在ISE6．2中完成16分频电路、13位地址发生器电路的设计，并产生同步脉冲信号和信号发射电路中各个器件的控制信号。

    因为发射的信号是模拟信号，而波形存储电路输出的波形数据是数字信号，这样就不可避免地要进行数字信号到模拟信号的转换，D／A转换电路就是完成该功能的电路。信号发射电路D／A转换器选择的是由ADI公司生产的AD5330。该器件是一款带有微处理器、小体积、可与SPI直接连接的8 bit电压输出型低功耗D／A转换器，采用双缓冲结构，输出锁存，适合于电池供电系统；当电源电压为3 V时，工作电流为115μA，关断电流为80 nA；当电源电压为5 V时，工作电流为140μA，关断电流为200 nA。