这个公式定义了采样时钟的宽带抖动与ADC在某一给定模拟输入频率抖动情况下可以达到的最大SNR之间的关系。举例来说，如果采样时钟的宽带抖动为275fs ，对170MHz的中频信号采样时，SNR基本上不会高于70.65db。

实际上，ADC内的其他噪声机制通常会将SNR值限制在低于理论水平或量化噪声(公式1) 。这一内部噪声是由于模拟信号路径和采样时钟路径中的器件热噪声而引起的。采样时钟路径中的器件噪声有效地转换为相位调制噪声，又称为孔径抖动。这种行为就像外部时钟上的抖动，遵循公式2 ，孔径抖动(taperture-jitter)代替时钟抖动(tclock-jitter)。由公式2可以看出，随着采样的IF频率(fanalog)增加，SNR下降。

外部时钟的频谱纯度与ADC可实现的SNR之间的关系，可以通过以下一组实验室测量数据进行表述。图2显示了14位ADC采样170MHz中频信号的FFT波形。在这种情况下所用的外部时钟是源自频谱纯净的Wenzel实验室参考振荡器，驱动着带高压摆率输出信号的低抖动矩形波整形电路。测量的意图是尽量减少时钟的影响，并确定由于ADC效应所达到的SNR。由此产生的相对满量程输入信号的SNR测量数据，在图中标示为SNRFS，是76db。这与ADC数据手册1是一致的。Wenzel实验室参考振荡器的确会对SNR有一定影响，但所测的SNR主要是受ADC量化噪声和内部ADC孔径抖动的共同影响。

图2：14位ADC的FFT波形。模拟输入频率= 170MHZ，时钟频率= 122.88MHz。SNRFS =76db。

现在，我们将使用一个适合实际收发卡时钟应用的内置VCO的时钟IC。为了估算这一时钟信号对ADC性能产生的影响，我们可以先测量时钟电路的相位噪声。其相位噪声曲线如图3所示。

图3 ：时钟IC在122.88MHz下的相位噪声

在给定的频率范围内，我们可以使用下列公式来将相位噪声转换成时间抖动。

该公式本质上是对相位误差在目标频率范围内进行积分并从一个相对2π的积分弧度误差转换成均方根时间误差。

将图3的相位噪声数据代入公式3，在50kHz至61MHz的频率范围内，会得出230fs的抖动值。50kHz至61MHz频率范围是用来对应有效的FFT测量范围，后者将用于检验抖动对所测SNR的影响的估算是否准确。低至50kHz是源于FFT的有效二进制间距，高至61MHz是奈奎斯特频率。将得出的230fs抖动代入公式1则得出72.2db的SNR值。