2．2 自适应式时钟源的环路滤波器的设计
    环路滤波器的设计在整个时钟源中很关键，既要兼顾5 MHz，10 MHz外频标，又要兼顾20 MHz内频标。因此，环路的设计必须同时考虑到各个频标的因素。鉴于这种情况，设计环路时，对参考频率分别进行1，2，4分频，使得环路在多个频标下，均以5 MHz鉴相频率，相同的N分频次数，满足锁相环的要求。所以，对环路带宽必须合理选择。一般情况下，选择在参考源噪声源和VCO噪声源谱密度线的交叉点。
    在设计中采用无源三阶滤波器，环路带宽大致设为45 kHz，相位裕量为65°。环路带内的相位噪声取决于晶振相位噪声，环路带外的噪声取决于压控振荡器的相位噪声。时钟源输出信号的相位噪声是所有噪声同时作用的结果。图4为锁相环附加噪声源的系统框图。

    数字锁相环在锁定状态下可以认为是线性系统，应用线性叠加原理，将各噪声源反映到时钟源输出端的相位噪声功率谱密度相加，则可得到总的相位噪声功率谱密度(单位：dBc／Hz)：

   
其中：Sr(f)，SPD(f)，SLP(f)，SVCO(f)，So。(f)分别为参考频标、鉴相器、环路滤波器、VCO、时钟源输出的相位噪声，单位均为dBc／Hz，H(j2πF)为环路的有效传输函数。上式右边第一项为环路的低通输出相位噪声谱，第二项为环路的高通输出相位噪声谱。
    参考信号的相位噪声对输出信号相噪的贡献L1(f)(单位：dBc／Hz)，可用式(1)计算：

   
式中：Lr(f)为晶振的相位噪声(单位：dBc／Hz)；鉴相器的基底相噪对输出信号相噪的贡献L2(f)(单位：dBc／Hz)，可用式(2)来计算：

   
式中：LpD(f)为鉴相器的基底相噪(单位：dBc／Hz)；Fc为鉴相频率(单位：Hz)。
    由式(1)和式(2)得，在环路带内输出信号的相位噪声L(f)(单位：dBc／Hz)，可由式(3)得到：

   
    利用式(3)可估算出输出信号的相位噪声为-120 dBc／Hz@1 kHz。
    由于参考频率的不同，R分频的次数不同，相位噪声改善的不同，加之N倍频相位噪声恶化的差异性，最终环路在各频标作用下，表现出来的相位噪声也各有差异，不尽相同。

3 实验结果及其分析
    实验结果证明，三种参考频率在相同的相位噪声基准下，20 MHz频标倍频次数最少，相位噪声曲线最好；5 MHz频标倍频次数最多，相位噪声也能满足要求。图5给出了E4440A测试的时钟源输出相位噪声曲线(其横坐标表示频率，纵坐标表示相位噪声)。
    从图5可以看出，时钟源实际输出相位噪声与根据上述公式估算的结果比较接近，满足系统对时钟源相位噪声的要求，这说明本文提出的内外频标自适应式时钟源的环路带宽设计合理，电路布局优化，设计方法是完全可行的。

4 结 语
    新设计的内外频标自适应式时钟源具有电路硬件结构简单，成本低，相位噪声低，杂散小的特点。内外频标的切换不用外部控制，完全自适应多个不同频率的内外频标，而且产品的适应性和使用的方便性都大大增强。目前该时钟源已在数字基带系统中得到广泛应用。