0 引 言
    数字技术是当前发展最快的学科之一，数字逻辑器件已从20世纪60年代的小规模集成电路(SSI)发展到目前的中、大规模集成电路(MSI，LSI)及超大规模集成电(VLSI)。相应地，数字逻辑电路的设计方法在不断的演变和发展，由原来单一的硬件逻辑设计发展成三个分支，即硬件逻辑设计(中、小规模集成器件)、软件逻辑设计(软件组装的LSI和VSI，如微处理器、单片机等)及兼有二者优点的专用集成电路(ASIC)设计。目前数字电子技术已经广泛地应用于计算机、自动控制、电子测量仪表、电视、雷达、通信等各个领域。例如在现代测量技术中，数字测量仪表不仅比模拟测量仪表精度高，功能高，而且容易实现测量的自动化和智能化。随着集成技术的发展，尤其是中，大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响。
    抢答器主要用于选手做抢答题时，选手进行抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上，体现了公平公正的原则。

l 原理分析
    (1)抢答器同时供八名选手或八个代表队比赛，分别用八个按钮S0～S7表示。
    (2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
    (3)抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。
    (4)抢答器具有定时抢答功能，且一次抢答的时间由主持人设定(如30 s)。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0．5 s左右。 
    (5)参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
    (6)如果定时时间已到，无人抢答，该次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

2 设计原理与参考电路
    (1)图1为数字抢答器为总体方框图。其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。

    (2)参考电路如图2所示。电路包括编码器74LS148，以及S0～S7八位二进制BCD码编码开关，4个74LS279的RS触发器作存储电路和74LS48译码器及显示电路。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程为：开关S置于“清除”端时，RS触发器的清零端均为0，4个触发器输出置0，使74LS148之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时(如按下S5)，74LS148的输出经RS锁存后，Q1=1，74LS48处于工作状态，Q4Q3 Q2=101，经译码显示为“5”。此外，Q1=1，使74LS148=1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148由于仍为Q1=1，使Q1=1，所以74LS148仍处于禁止状态，确保不会出两次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。