DDS的基本工作原理是：相位累加器在N位频率控制字FTW的控制下，以参考时钟频率fc为采样率，产生待合成信号的数字线性相位序列，将其高M位作为地址码通过正弦查询表ROM变换，产生L位对应信号波形的数字序列S(n)，再由数模转换器将其转换为阶梯模拟电压波形S(t)，最后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出。FTW和fc时钟频率共同决定了DDS输出信号的频率fo，它们之间关系满足：
    

 由上可知，DDS技术可以理解为数字信号处理中信号综合的硬件实现问题，即给定信号幅度、频率、相位参数，产生所需要的信号波形。从系统的角度可以认为是给定输入时钟fc和频率控制字FTW，输出某一对应的正弦信号。另外，也可以认为DDS是一个可变的程序小数分频器。
    本文中的DDS芯片采用的是Analog Device公司生产的AD9852芯片，时钟频率最高可以达到300MHz，内部集成了12位DAC，相位累加器的位数为48位，并且具有FSK，PSK等数字调制功能。AD9852是具有高集成度的DDS芯片，内部结合有高速性能的DAC和一个比较器，构成了一个数字可编程的合成器。当给定一个精确的参考时钟源时，AD9852就会产生一个高稳定度，频率、相位及幅度均可编程的正弦波输出。AD9852的频率控制字达到48位，使其频率分辨率可达1μHz。其相位截断到17位，使得AD9852具有极好的自由杂散动态范围SFDR。AD9852还提供14位的数字控制的相位调制。其结构框图如图4所示。

    整机上电复位后，为设置某一频率值，需要将频率控制字从高位至低位依次以并行方式写入AD9852的地址04h至地址09h，VreilogHDL程序代码如下：

2．3 幅度控制设计
    AD9852内嵌电流输出型DAC，改变其输出幅值有两种方法：1)AD9852的输出最大幅值由连接至56引脚的电阻Rset决定，最大满摆幅输出电流为20mA，电阻Rset与输出电流Iout的关系为：Iout=39．9／Rset；2)AD9852的地址21h、22h为幅度控制寄存器，更改其控制字即可改变输出信号幅值。