·上一文章：如何采用FPGA协处理器实现算法加速
·下一文章：基于FPGA的可扩展高速FFT处理器的设计与实现
1 整体系统结构设计
DSP2407A负责采集汽车所有的数据，再将数据通过CPLD发给S3C44B0进行数据存储和人机交互。有时S3C4480要接收触摸屏命令，命令也通过CPLD发给DSP2407A控制器，从而控制整台汽车的动作。对DSP2407A，要及时响应由S3C44B0发过来的命令；而对于S3C4480，要随时接收DSP2407A送来的数据，这样，双方通信的实时性就要很强。因此在系统设计中，DSP2407A用中断方式接收数据，S3C44BO用查询方式接收数据。
在DSP2407A中，[DO～D7]是数据线，[A15～A12]是地址线，IS是I／0空间选通引脚，当访问外部的存储器或I／O空间时为低电平。WE是写使能，RD是读使能。IOPC7足通用I／O引脚，用来判断DSP2407A是否可以往CPLD写数据。当IOPC7为低电平时，代表DSP2407A可以往CPLD中写数据；若为高电平，则表示CPLD中已有数据，这时DSP2407A不能往CPLD中写数据。XINT1是外部中断，用来通知DSP2407A准备读取CPLD中的数据。
在CPLD中，用l片XC95l08来实现。XC95108共有108个宏单元，有足够的空间来实现2个8位的SRAM区；主要用来实现DSP2407A和S3C44B0之间的数据交换，没置DSP2407A和S3C44B0读／写控制的状态位。在S3C44B0中’[D0～D7]是数据线，nGCSl是芯片选择信号，当存储器地址在相应段的地址区域时芯片被激活。nWE是写允许信号，nOE是读允许信号。IOPF0是通用I／O口，用来监视可否从CPLD中读取数据：当它为高电平时，代表CPLD中有数据，可以读取数据；当它为低电平时。表示CPLD中无数据可读取。IOPF1是通用I／O口，用来监视可否向CPLD中写数据：当它为高电平时，代表CPLD中无数据，可以向CPLD中写数据；当它为低电平时，代表CPLD中已有数据，S3C44B0不能向CPLD中写数据。系统结构如图1所示。
2 CPLD的设计
采用Xilinx ISE8．1为设计工具，用国际上通用的VHDL语言来编写源程序。
2.1 8位数据从DSP中传送到ARM中
当[A15～A12]是1100时，DSP2407A开始向CPLD中写数据，并置dspsign_write和armsign_read为1；表示CPLD中已经有数据了，通知S3C4480可以读取数据和DSP2407A暂时不能向CPLD中写数据；同时将数据写入锁存器sraml中。
当ARM发出读取数据信号，开始将数据从sraml中读出，并且置dspsign_write和armsign_read为0时，表示CPLD中没有数据了，DSP2407A可以向CPLD中重新写数据。
2．2 8位数据从83CA480中传送到DSP2407A中
当S3C4480向CPLD写数据时，将数据写入到锁存器sram2中，同时置dsp_int为0，通知DSP2407A产生一个外部中断，可以从CPLD中取数据；置armsign_write为0，表示CPLD中已有数据，S3C4480不能再向CPLD中写数据。
当[A15～12]是1101时，DSP2407A向CPLD中发出一个读取信号，数据从锁存器sram2传送给DSP2407A中，并且置dsp_int为1，armsign_write为l，表示数据已被DSP2407A读走，S3C4480可以继续向CPLD中写数据。
3 S3C4480和DSP2407A通信软件设计
在本程序中，DSP2407A采用中断方式接收数据，S3C4480采用查询端口方式接收数据。
(1)DSP2407A程序
（2）S3C44B0程序
