3．4 用SignalTap嵌入式逻辑分析仪验证设计
    SignalTap允许设计者在FPGA运行期间同时监视内部信号。通过下载电缆或传统的分析设备连接到用户PC机上，便可以在用户的PC机上观察到这些信号的波形。使用SignalTap类似于使用逻辑分析仪，用户能够设置初始化、触发(内部或外部)和显示条件并观察内部信号，以此研究运行状态。用户的分析参数可以被编译为嵌入式逻辑分析仪(ELA)，它和设计的其他数据一起配置FPGA。
    图5是将误码率测试仪硬件逻辑下载到FPGA中，用SignalTap看到的系统实际运行时的波形截图。它显示的是当测试代码设定为循环代码模式时，测试代码从0OH到FFH之间循环发送的波形情况。信号am_clk是系统时钟；to_7969clk是信号接收端AM7969的输入时钟；am_ack是信号发送端AM7968的发送反馈信号，每返回一个am_ack表示有一个数据已经发送出去；to_7969_clk是指AM7969从接收到的信号中分离出来的时钟信号，从SignalTap可以看出有一定的延时；am_data信号是发送端AM7968发出的数据；to_7969_data是信号接收端AM7969收到的数据，可以看出，线路上有一定的延时；am_strb和tO_7969_dstrb分别是AM7968和AM7969的数据发送和接收的同步脉冲信号，本测试仪就是利用这个信号来统计测试码发送个数和测试码接收个数的。

4 软件设计
    在软件设计方面，本着简单易用的原则进行，在尽可能满足实际使用需求的同时，提供友好的人机交互接口。下面分别介绍一下软件的开发环境(Nios II IDE)和软件开发设计。
    Nios II集成开发环境(IDE)是Nios II系列嵌入式处理器的基本软件开发工具。所有软件开发任务都可以在Nios IIIDE下完成，包括编辑、编译和调试程序。Nios II IDE提供了一个统一的开发平台，用于所有Nios II处理器系统。仅仅通过1台PC机、1片A1tera公司的FPGA以及1根JTAG下载电缆，软件开发人员就能够往Nios II处理器系统写入程序，并与Nios II处理器系统进行通信。Nios II IDE为软件开发提供4个主要功能：工程管理器、编辑器和编译器、调试器、闪存编程器。
    为了便于大批量地测量线路的误码率，方便用户使用，设计了“自动测量”模式。该模式的各种参数是用户预先设置好的，其中包括测试模式、测试速率、测试代码以及时间阈值或者数量阈值。这样，用户在检测大批量的通信电缆时，就不需要重复进行繁琐的参数设置了。表1是需要用户设置的参数，图6为主程序流程。

5 结 论
    本文结合石油勘探仪器车与外部设备连接电缆测试的实际，提出了一种采用SOPC技术的误码率测试仪整体设计实现方案。能够较好地满足测量要求，接口友好，并且在误码率上给予用户比较客观的评价。设备具有体积小、重量轻、功耗低、成本低、性能高、易于软硬件升级等优点。比起其他专业误码率测试设备，在经济性、实用性方面表现得尤为突出。