2．1.3 MSP430F1121组成I2C配置电路
    设计中采用MSP430Fll2l单片机配置OV7620，单片机通过JTAG接口下载程序，接入32．768 kHz的低速晶体振荡器，供单片机使用。单片机的P1．1，P1．0端口分别作为I2C总线的SCLK，SDA引脚，各接10 kΩ电阻上拉到3.3 V，增强了总线的驱动能力。单片机内部程序实现P1．1和P1．0组成的I2C总线。
2．1．4 OV7620主设备工作模式
    OV7620有主设备和从设备两种工作模式。该系统设计选用主设备工作模式。在主设备工作模式时，0V7620可提供以下信号：水平行同步信号Hsync，即CHSYNC引脚(输出状态)，高电平有效；垂直场同步信号Vsync，即VSYNC引脚(输出状态)，高电平有效；图像数据信号，由UV7~UV0和Y7~Y0输出。图像数据同步时钟信号Pclk，即PCLK引脚。通过这些信号，系统可采用FPGA接收OV7620的数据，正确采集每一帧图像数据，为后续数据存储和处理奠定基础。
2．2 FPGA的图像数据接收缓存板 
2．2．1 图像缓存方案
    采用高速SRAM切换模式，即“乒乓模式”。高速SRAM只有一个数据、地址和控制总线，可通过三态缓冲门分别接图像传感器和嵌入式系统。当图像传感器输出数据时，SRAM由三态门切换至图像传感器一侧，以使图像数据写入。当图像传感器输出数据结束后，SRAM再由三态门切换到嵌入式系统一侧以便嵌入式系统读写。在切换过程中，还应保证帧图像数据的完整性。这种方式的优点是SRAM可随机存取，同时易于得到较大容量的高速SRAM且价格适中。
2．2．2 FPGA板模块电路
    图4为电源部分的设计电路。其中，FPGA板接9 V直流电源的输入，经7805后，9 V的电压转换为5 V，经电容平滑滤波后，5 V的电压输人给1117—3．3，得到3．3 V电压。电源工作指示灯VD2指示电源是否正常工作。同时，5 V的电压经1117—1．5，转换为1．5 V的电压输出，供给FPGA使用。

    图5为RS一232接口电路。该接口电路采用MAX232。图中，TX_OUTl_FPGA，RX_INl_FPGA，TX_OUT2_FPGA，RX_IN2_FPGA连接至FPGA的I/0引脚，FPGA的输出经MAX232的电平转换后，通过DB9的插座与PC机串口连接，实现FPGA与PC机通信，便于后续Nios II嵌入式软核调试。为了实现高速图像的采集与存储，保证在高速图像采集中图像的完整性，必须含有缓冲区。利用两片SRAM，其成本较低、容量大、操作简单，能够完成图像数据缓冲功能。SRAM选用IDT71V416，容量为256 Kxl6 bit，访问速度为10 ns，使用两片SRAM即可构成256 Kxl6 bitx2=8 Mbit的高速缓存，从而可实现图像数据的不间断传输。