3 CCD驱动时序的设计和实现
    由图1所示，其设计方法是：在系统最佳工作频率下，通过基本计数单元产生CCD工作所需的波形，保证CCD正常工作。根据TCDl500C的技术手册，可以看出时钟φ为典型值0．5 MHz时，占空比为1：1；输出复位脉冲φRS为1 MHz，占空比为1：3，采样保持脉冲φSP=1 MHz，脉冲宽度为100 ns。根据所给出的时序关系图可以得到转移脉冲φSH，时钟φ，复位脉冲RS，采样保持脉冲SP等控制信号的时序图。由于1个φSH周期中至少要有5 411个φ脉冲，即TSH>5 411T。由此可知，改变时钟频率或增加光积分周期内的时钟脉冲数，就可以改变光积分时间。即通过积分时间控制信号A1，A2，A3控制积分时间的改变；000～111分别控制8档积分时间变换。000时间最短，111时间最长，可以通过软件动态设置积分时间，实现CCD光积分时间的智能控制。部分实现程序如下：

 编译后最后得到的仿真波形结果如图2所示。

4 结 语
    本文实际采用Modelsim开发系统实现编程和测试程序的编写，内部模块采用Verilog硬件描述语言编写，完成了时序电路的设计和实现，并测试无误后下载到FPGA上，产生CCD驱动，输出结果十分理想。不仅简化了电路设计，提高可靠性，而且提高了研发速度。