Camera Link是一种基于物理层的LVDS的平面显示解决方案。图1为Camera Link总线发送端与接收端的连接框图，也是该总线的基本模式。总线发送端，将28位并行数据转换为4对LVDS串行差分数据传送出去，还有一对LVDS 串行差分数据线用来传输图像数据输出同步时钟；而总线接收端，将串行差分数据转换成28位并行数据，同时转换出同步时钟。这样不但减少了传输线的使用量，而且由于采用串行差分传输方式，还减少了传输过程中的电磁干扰。

3 高速数据采集卡Camera Link接口设计
    高速数据采集系统的基本框图如图2所示。FPGA给相机发出控制信号，相机中的数据通过Careera Link接口传送到图像采集卡；数据由FPGA读入，缓存在SDRAM中。可以在FPGA中根据用户的需求实现高速的图像处理，根据图像处理的结果可以由 FPGA完成用户所需的控制。图像采集卡通过PCI接口和计算机相连接，通过计算机可以配置图像采集卡和相机，计算机也可以从采集卡中获得图像处理数据。接下来详细研究FPGA和相机间的Camera Link接口技术。

3．1 DS-21-02M30相机的Camera Link接口
    Camela Link总线标准规定：在完整模式下，最多可以使用8个端口(Port A～Port H)传输数据，每个端口为8位数据。DS-21-02M30相机使用Port A～Port C端口，用的是基本模式(Base)。相机后端有一个MDR26连接口，分别对应A、B、C三个端口各8位数据，加上FVAL、LVAL、DVAL和SP 四位数据控制信号，共28位并行数据位。