译码输出逻辑电路主要是提取地址计数器的计数输出。在某个状态下，行地址计数器输出低5位数据，位译码输出高4位数据并译码输出16个位选信号。

　　时序电路中一般留有复位信号，当复位端为1时，地址计数器复零，地址输出复零，片选、读控制信号置1，使状态机回到状态S0。

　　2.2 行译码CPLD芯片设计

　　行译码器的功能较主控电路来讲相对简单，它是将主控电路的行计数器输出的5位二进制数据译成32行的行选通信号，去控制行驱动管驱动行输出。这是一个纯组合逻辑电路，使用Verilog HDL语言描述的always语句和case多分支语句即可实现此功能。

　　2.3 单片机的C程序设计

　　在本系统中，单片机的功能主要是负责通信与数据处理。通信即通过串口接收来自PC机的数据并存储在EEPROM中；数据处理即从EEPROM中取出数据并根据要显示的效果进行软件处理，再存放在双口RAM中。在本系统中，因单片机及外围电路只负责通信和数据处理，对实时性要求不高，因此用前后台系统进行软件设计就能达到要求。本系统采用嵌入式操作系统RTX51TNY（KEIL C平台自带的免费的微实时内核）。软件主要由PROCESS.C和SERIAL.C两个文件组成。PROCESS.C包含三个任务：任务0，初始化；任务1，静态显示；任务2，左移显示。SERIAL.C是串口中断程序。静态显示的算法较简单，只要将EEPROM中的字模数据存放到双口RAM中的特定位置即可。左移显示则需要将字模数据每个字节左移，然后存放在双口RAM的特定位置。