3.3.3 数字下变频器和积分梳状(CIC)抽取滤波器
数字下变频功能由有符号整数乘法器实现。CIC抽取滤波器包括两级,结构分别为2阶和5阶。CIC抽取滤波器传递函数和频率响应分别为:
其中,n为阶数,D为抽取比,fs为输入数据速率。CIC抽取滤波器原理框图如图7(以2阶CIC为例,5阶类似):
CIC抽取滤波器由积分器、抽取器、梳状器和比例器组成。单级积分器传递函数为由加法器和延迟寄存器实现;单级梳状器传递函数为H(z)=1-z-1,由减法器和延迟寄存器实现;比例器放在最后,保证有效位数。图8是CIC2积分梳状抽取滤波器的频率响应和其直流附近的放大,可以看出其单边带5 dB处的带宽是符合设计要求的。
3.3.4 时序图
信号处理模块信号处理子通道处理时序如图9所示,处理过程中采用了流水线技术。NCO输出COS比FCW、PCW输入滞后5个时钟周期:下变频数据输出I比数据输入DIN滞后5个时钟周期。
3.3.5 通信控制模块
通信控制模块分为EMIF、UART、BUFFER和GPIO四个子模块,其中GPIO子模块负责FPGA与DSP之间状态与控制信号的传输;EMIF子模块负责FPGA与DSP之间的总线通信控制,将两者之间的通信转换到内部总线,分别连通UART子模块和BUFFRE子模块;UART子模块负责外部串口设备与EMIF子模块之间的双向通信,BUFFRE子模块负责信号处理模块输出数据与EMIF子模块之间的缓冲通信。
4 结论
本方案充分利用软件的处理能力和对FPGA模块化设计的思想,提高了中频数字接收机的灵活性,并使FPGA单元易于分块编写,易于分块调试,易于修改。基于该模块化FPGA的数字雷达接收机已调试成功,并已开始使用。