HardCopy IV GX ASIC
HardCopy® IV GX ASIC 满足了对成本和功耗敏感的大批量应用需求。其性能与用作原型开发器件的StratixIV GX FPGA 相当。这种独特的设计方法基于采用了Quartus II 开发软件的统一工具包， 实现了风险最低的ASIC，并且集成了6.5-Gbps 收发器。
Stratix IV GT FPGA
Stratix IV GX FPGA 满足了40G/100G 应用需求，是需要10G 收发器功能的最佳解决方案。Stratix IV GTFPGA 具有Stratix IV GX FPGA 的密度、特性和性能优势，同时集成了11.3-Gbps 收发器。这样，可以实现MAC/ 成帧器、数据包处理和流量管理功能的最佳系统集成，并且具有可编程架构的产品及时面市优势。需要很大带宽的桥接应用也能够受益于这些器件。Stratix IV GT 器件可以直接连接至光模块，从而总体上实现了最低的系统成本和系统功能，大大降低了电路板复杂度。
通用IP 系列产品和开发环境
所有Altera 定制逻辑器件都具有效能优势，包括统一全面的设计软件，一组通用IP 内核，并提供各种参考设计和设计实例。
系列产品规范
本节对比收发器系列产品的关键标准技术规范，表2 突出介绍了通用体系结构组成。所有器件均支持全部
专用组成功能。
表2. Altera 器件的体系结构组成
11
注释：
(1) 每LE 的ASIC 逻辑门数量以12 个进行计算；每个18x18 乘法器5000 个逻辑门。
(2) 采用HCell 进行构建。
(3) 全双工对，包括接收和发送。
表3 在功耗和性能上对比了系列器件。

注释：
(1) 低功耗(LP)/ 高性能(HP)
(2) 支持-2 内核和-3 I/O 速率等级。支持PCIe Gen1 和Gen2 x8。
(3) 未定的特性
M144K 0 16–64 16–64 22–64
M9K 87–950 462–1,280 462–1,280 936–1,280
MLAB 存储器0.2M–3.2M 0.8M–6.5M 0–1.625M (2) 2.8M–6.4M
DSP 模块56–736 384–1288 0–1,288 (2) 832–1,288
模拟PLL 4–6 3–12 2–8 8–12
I/O 150–610 368–904 368–736 636–754
真LVDS (3) 32–144 28–98 28–88 44
仿真LVDS TBD 128–256 128–256 192–256
收发器4–16 8–48 8–36 36–48
抗SEU 是是是是
设计安全性是是硬线连接是
表3. Altera 器件功耗和性能
功耗和性能Arria II GX Stratix IV GX HardCopy IV GX Stratix IV GT
可编程功耗技术(1) 仅LP LP/HP 不需要LP/HP
性能
速率等级-4, -5, -6 -2/-2x (2), -3, -4 N/A -1, -2, -3
时钟500 MHz 600 MHz 600 MHz 600 MHz
DSP 350 MHz 550 MHz 495 MHz 550 MHz
内部存储器390 MHz 550 MHz 500 MHz 550 MHz
LVDS
I/O 1 Gbps 1.6 Gbps 1.25 Gbps 1.6 Gbps
DPA 是是是是
存储器
DDR 200 MHz 200 MHz 200 MHz 200 MHz
DDR2 300 MHz 400 MHz 400 MHz 400 MHz
DDR3 300 MHz 533 MHz 533 MHz (3) 533 MHz
QDRII 250 MHz 350 MHz 350 MHz 350 MHz
QDRII+ TBD 350 MHz 350 MHz 350 MHz
RLDRAMII TBD 400 MHz 400 MHz 400 MHz
表2. Altera 器件的体系结构组成
组成Arria II GX Stratix IV GX HardCopy IV GX Stratix IV GT
采用带有收发器的全系列40-nm FPGA 和ASIC 实现创新设计Altera 公司
12
表4 主要介绍了高速收发器特性和性能。

注释：
(1) 初步数据，有可能会改变。
(2) 0°C - 100°C
表5 列出了每一产品系列支持的协议和数据速率。

表4. Altera 的高速收发器特性和性能
特性Arria II GX Stratix IV GX HardCopy IV GX Stratix IV GT (1)
3G 收发器4–16 8–48 8–36 36–48
6G 收发器N/A 8–48 8–36 36–48
8.5G 收发器N/A 0–32 N/A 24–32
10G 收发器N/A N/A N/A 12–24
收发器总数4–16 8–48 8–36 36–48
最大数据速率(Gbps)
商用3.75 8.5 6.5+ 11.3
工业3.125 6.5 6.5 11.3 (2)
面向PCIe 的硬核IP 1 1–4 2 1 (1)
Gen Gen1 Gen1 和Gen2 Gen1 和Gen2 Gen1 和Gen2
通道宽度x1, x2, x4, x8 x1, x2, x4, x8 x1, x2, x4, x8 x1, x2, x4 (1)
均衡是是是是
预加重是是是是
ADCE N/A 是是是(1)
DFE N/A 是是是(1)
背板是是是是
最大数据速率3.75 Gbps 6.5 Gbps 6.5 Gbps 6.5 Gbps
表5. Altera 的高速协议和数据速率( 每通道Gbps)
协议Arria II GX Stratix IV GX HardCopy IV GX Stratix IV GT
3G SDI 2.97 2.97 2.97 2.97
SDI SD/HD 0.27/1.485 0.27/1.485 0.27/1.485 -
ASI 0.27 0.27 0.27 -
基本( 专用) 0.6-3.75 0.6-8.5 0.6–6.5 2.488–11.3(1)
CEI-6G/SR/LR - 4.976–6.375 4.976–6.375 4.976–6.375
CPRI 0.6144, 1.2288, 2.4576,
3.072
0.6144, 1.2288, 2.4576,
3.072
0.6144, 1.2288, 2.4576,
3.072
3.072
10G 以太网(XAUI) 3.125 3.125 3.125 3.125
10G 以太网(XFI, SFI) - - - 10.3125
40G,100G 以太网- - - 10.3125
GbE 1.25 1.25 1.25 1.25( 基于LVDS)
光纤通道- 1.0625, 2.125, 4.25, 8.5 1.0625, 2.125, 4.25 4.25, 8.5, 10.51875(2)
GPON 1.244 上行链路，
2.488 下行链路
1.244 上行链路，
2.488 下行链路
1.244 上行链路，
2.488 下行链路
2.488 下行链路
G.709 OTU-2 - - - 10.7
支持FEC 的OTN 10GbE - - - 11.1,11.3
HiGig+ 3.75 3.75 3.75 3.75
HyperTransport 3.0 - 0.4, 2.4, 2.8, 3.2 0.4, 2.4, 2.8, 3.2 2.8, 3.2
Altera 公司 采用带有收发器的全系列40-nm FPGA 和ASIC 实现创新设计
13
注释：
(1) 10G 基本( 专用)
(2) 10G 光纤通道
(3) 包括SFI-4.2 和SFI-5.1
(4) 10G SONET/SDH OC-192/STM-64
结论
   提高带宽和数据速率需要更多、更快的收发器。各种标准、优异的背板信号完整性和协议要求推动了数字器件的收发器创新发展。为满足不同市场和应用的各类需求，数字器件必须在密度和特性上达到最佳组合，同时满足性能、功耗和成本目标。Altera 的40-nm 收发器FPGA 和ASIC 技术创新以及重新使用已有技术满足了这些需求，提供了最全面的收发器定制逻辑系列产品。
   采用了相同的成熟收发器体系结构来开发Altera 所有的40-nm 收发器FPGA 和ASIC，这种体系结构适合宽带串行接口应用。在每一器件中，针对目标应用优化了集成收发器模块。Arria II GX FPGA 是低功耗、高性价比FPGA 系列，大大简化了3.75-Gbps 收发器解决方案的实现。Stratix IV GX FPGA 是高性能器件，具有530K LE 和高级收发器，提供较大的存储器带宽。Stratix IV GT FPGA 是唯一集成了11.3-Gbps 收发器的FPGA，适合40G 和100G 应用。HardCopy IV GX ASIC 是封装和引脚与Stratix IV GX FPGA 相匹配的ASIC，有助于降低带有嵌入式收发器ASIC 设计的风险和总成本。此外，所有Altera 的定制逻辑器件都具有效能优势，包括统一全面的设计软件，一组通用知识产权(IP) 内核，并提供各种参考设计和设计实例。

表5. Altera 的高速协议和数据速率( 每通道Gbps)

协议Arria II GX Stratix IV GX HardCopy IV GX Stratix IV GT
14
      版权© 2009 Altera 公司。保留所有版权。Altera、可编程解决方案公司、程式化Altera 标识、专用器件名称和所有其他专有商标或者服务标记，除非特别声明，均为Altera 公司在美国和其他国家的商标和服务标记。所有其他产品或者服务名称的所有权属于其各自持有人。Altera 产品受美国和其他国家多种专利、未决应用、掩模著作权和版权的保护。Altera 保证当前规范下的半导体产品性能与Altera 标准质保一致，但是保留对产品和服务在没有事先通知时的变更权利。除非与Altera 公司的书面条款完全一致，否则Altera 不承担由使用或者应用此处所述信息、产品或者服务导致的责任。Altera 建议客户在决定购买产品或者服务，以及确信任何公开信息之前，阅读Altera 最新版的器件规范说明。
101 Innovation Drive
San Jose, CA 95134

详细信息
致谢
■ Bernhard Friebe，产品营销经理， Altera 公司。
■ Rishi Chugh，产品营销经理，低成本FPGA， Altera 公司。
■ Kevin Cackovic，战略营销高级经理，通信业务部， Altera 公司。
■ Martin Lee，战略营销高级经理，通信业务部， Altera 公司。
■ Martin Won，技术组资深成员，产品营销， Altera 公司。
■ Mike Peng Li，博士，首席设计师/ 高级工程师，产品工程， Altera 公司。
■ Sergey Shumarayev，工程主管，模拟设计组， Altera 公司。