1 TDC时差测量原理
时间一数字转换(TDC)技术是利用信号通过逻辑门电路的绝对传输时间提出的一种新的时间间隔测量方法,测量原理如图1所示。start信号和stop信号之间的时间间隔由非门的个数来决定,而非门的传输时间可以由集成电路工艺精确地确定。目前的CMOS工艺可以很容易实现102ps量级的门延迟时间,因而可以实现精密时间测量。
TDC—GPl是德国ACAM公司基于0.8μm CMOS工艺设计的一种通用型双通道时间一数字转换芯片,支持两个工作量程,多工作模式,工作方式灵活。可精确测量时间、相位、频率等物理量。主要技术特性如下:
(1)双通道250 ps分辨率或单通道125 ps分辨率;
(2)每个通道可进行4次采样,排序可达8次采样;
(3)两个通道的分辨率完全相同,双脉冲分辨率大约为15 ns;
(4)可再次触发性两个测量范围:3 ns~7.6μs和60 ns~200 ms(需要前置配器,只能用单通道);
(5)双通道的8个事件可任意测量,没有最小时间间隔限制,时间间隔有可能是负值;
(6)分辨率调节模式:通过软件可对分辨率进行适应精确性调节;
(7)内部最多可存储4个校正值或8个非校正值,校正和控制时钟的频率在500 kHz~350 MHz之间(采用内部前置配器其频率最高可达100 MHz);
(8)工作电压:2.7~5.5 V,极低的功耗,可用电池驱动。
2 系统硬件设计
2.1 系统总体设计
时差测量系统原理框图如图2所示。
当系统上电后,通过DS89C450单片机对TDC—GPl芯片进行工作通道、工作模式选择等初始化操作。当接收到经信号调理后的时差信号后,TDC—GPl按照预先的设置开始工作并将测量的结果存储在相应的结果寄存器中。当测量结束后,单片机读取测量结果并按照量程2中的时差计算公式完成相关的数据处理及显示等功能。
在该系统中,主要采用TDC—GPl的量程2进行设计。其测量时序如图3所示。
在量程2中启用了前置粗计数器,测量范围在60 ns~200 ms之间,可测量多个停止信号与起始信号之间的时差,对结果进行乘法运算,不能直接计算停止信号之间的时差,只能给出校准结果,因此寄存器0中的校验位必须被设置。
测量时间差计算公式为:
其中cc为前置粗计数器的计数值,period表示校准时钟周期。
2.2 微处理器电路
系统中采用MAXIM公司的超高速闪存微控制器DS89C450,它兼容于8051的引脚和指令系统,30 ns单指令周期,Dc~33 MHz工作频率,适合于微型化系统的设计。DS89C450是硬件系统的核心,用于完成对GPl的控制操作和与计算机进行通信等功能。由于GPl提供了8位数据总线和4位地址总线接口,操作时序符合通用微处理器的总线操作时序,使得GPl可作为DS89C450的外围电路。
2.3 前置调理电路
输入GPl的start/stop的脉冲信号边沿对测量结果有重要的影响,因此通过带施密特触发器的逻辑门电路和滤波电路对待测脉冲信号进行隔离、缓冲及滤波。这样不但去掉了毛刺,而且改善了波形的边沿,从而提高时间差的测量精度。