3.2系统工作原理：

　　MAX1195的两路输入信号是同时被采样的，十六位的数据输出总线使两路数据可以同时输出，分别占八位，即：D0A~D7A和D0B~D7B；SN74V235输入为18位，根据CMOS技术的要求，将未使用的D16和D17引脚接地。MAX1195采集到的数据首先送进FIFO里， FIFO的写时钟(WCLK)和AD的转换时钟反相，这样可以充分满足MAX1195输出数据的建立时间，避免发生数据丢失或者数据重复写入现象。 SN74V235的 (Programmable Almost Full)可编程几乎满信号经74LVC04反相后接MAX1195的Sleep和 引脚，以免FIFO发生溢出而丢失数据。SN74V235的数据输出引脚Q0~Q15与CY7C68013的GPIF模式下的数据线FD[15:0]即端口B和端口D组成的十六位数据总线相连，数据SN74V235到EZ-USB FX2的时序过程由CY7C68013的GPIF 控制。FX2采用了“量子FIFO”结构，在FX2里面，数据可以分为两个域：USB域和GPIF接口域。这两个域是独立的，允许分别使用不同的时钟和逻辑控制数据的传输，USB域是由SIE控制的，SIE通过USB口接收或者发送端点FIFO的数据。FX2的“量子FIFO”能够几乎不花时间在这两个数据域中的转移数据，因为这两个域用的FIFO在物理上是同一个。所以根据“量子FIFO”原理，实际上数据已经存在于属于USB域的端点FIFO里面了，采用USB的BULK传输方式，使该数据完全不经过低频CPU干预，而是采用FX2提供的AutoIn模式，即一旦FX2端点缓冲区的数据达到指定字节数，数据将自动被打包从USB口上传到主机。

　　3.3 GPIF波形及程序介绍：

　　GPIF是FX2的端点FIFO的片内控制器，可以完全代替片外的控制器而实现FX2与外围FIFO的“无胶”连接。GPIF的核心是一个可编程状态机，可以产生六个“控制”(CTL)和九个“地址”(GPIFADR[8:0])信号，可以接收六个外部(RDY)“准备好”输入，八位或者十六位数据总线，时钟可以用FX2的IFCLK，也可以由外围提供。本文GPIF接口的详细硬件连接如图2所示。

　　图2  GPIF与SN74V235详细连接图

　　GPIF状态机可以定义四个波形描述符，一般情况下是：FIFO读，FIFO写，单字/字节读，单字/字节写。Cypress提供了图形化的波形描述工具GPIF Designer，用户只需要给出GPIF波形，GPIF Designer会自动生成C语言的波形代码Gpif.c，可以直接链接到用户的固件程序中。本文中用到了FIFORd描述符，波形如图3所示。

　　图3      GPIF Designer设计的 FIFORd波形

　　4.系统软件编写

　　系统软件主要包括三个部分：下位机CY7C68013的固件，USB驱动程序和上位机主机应用程序。