首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 单元电路介绍 > 其它电路
嵌入式系统的PCIe时钟分配
来源:本站整理  作者:佚名  2010-03-25 16:00:06



PCI Express(PCIe)是嵌入式和其它系统类型的背板间通信的一个非常理想的协议。然而,在嵌入式环境中,背板连接器引脚通常很昂贵,因此,采用点对点连接的星型结构的PCIe时钟分配方案并不理想。本文将讨论如何使用一个多点信号来分配PCIe时钟,而且仍满足PCIe第二代规范严格的抖动要求。

PCIe计时


PCIe基本规范1.1和2.0为信令速率2.5Gbps和5.0Gbps的时钟分配定义了三个不同模型,见图1、图2和图3。

嵌入式系统的PCIe时钟分配

嵌入式系统的PCIe时钟分配

嵌入式系统的PCIe时钟分配


共用时钟架构成为最常使用的方法有很多理由。首先,大多数支持PCIe接口的商用芯片只适用于这种架构。其次,这种架构是唯一可以直接支持展频计时(Spread Spectrum clocking,简称SSC)的架构。SSC在减少电磁干扰峰化方面起着非常重要的作用,因此可以简化符合系统电磁辐射限制的工作(图4)。最后,这种架构最容易形成概念和设计。

[1] [2] [3] [4]  下一页

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:80,000.00000 毫秒