R为测量数据的方差；Q为系统过程噪声的方差，取值为，根据经验可设置为测量数据方差的1／10；P的初值可选为单位阵，I为单位阵，X的处置可选为(0，0)T。算法示意图，如图1所示。

    将算法矩阵展开并写成乘加形式，令

    这些公式包含了一些加、减、乘、除的数学运算，用FPGA实现卡尔曼滤波就是用FPGA实现这些运算。

2 硬件设计
2．1 A／D选择
    ADSl251是TI公司生产的一种高精度、宽动态范围的24位△～∑乏结构的模数转换器。采样保持器的输入形式采用差分模拟输入方式，设计了一个简单的电平转换电路使得端和端之间的电压波动范围为士2．5 V。ADSl251的时钟频率由8 MHz的外部晶振提供，系统时钟由FPGA给出。ADSl251的内部结构图，如图2所示。