2.2 高速模数转换模块的设计

图3 AD9059管脚及基本连接

   高速数据采集卡的核心是高速模数转换器，它直接影响了整个数据采集卡的性能指标，所以选择合适的高速模数转换器是至关重要的。

   本文采用的高速模数转换器是AD公司生产的AD9059, AD9059是8位单片双通道模数转换器，主要有两个跟踪/保持电路(T/H)、2个模数转换器(ADCa, ADCb)和一个2.5V的基准电源等组成，具有高速、高性能、低功耗及易使用等特性，60MSPS的编码速率和120MHz的最大功率模拟带宽使其在多路数据采样系统中表现出优秀的动态性能。大部分情况下，AD9059仅需要一个单极性的5V电源和一个编码时钟即能正常工作。编码时钟提供与TTL/CMOS兼容的逻辑数据输出，并控制两个模数转换通道同时对数据进行采样。如长时间不需要采集数据，可启动体眠模式使总功耗小于12MW。AD9059的管脚和基本连接如图3所示。管脚AINA,  AINB为双通道模拟输入;VREF为参考电压，一般可以采用内部2.5V的参考电压。理论上模拟电压的输入范围与参考电压有关，Vrange (p-p)=VREF/2.5,  Vmidscale=VREF。PWRDN为掉电功能选择，当 PWRDN为逻辑高电平时，AD9059处于掉电模式，这时，所有的逻辑输出变为高阻态，VD为+5V模拟供电电压，VDD为逻辑输出供电电压，D0A-D7A和D0B-D7B为双通道数据输出，ENCODE为编码时钟，最大采样时钟为60MHZ,  ADC在时钟的上升沿开始采样。经过A/D转换后的数据直接传送到FX2的数据线上。ADC的时钟及控制信号等由CPLD提供。

2.3 CPLD的选择与USB设计

   在本设计中，所有的数字电路部分，全部是在CPLD内实现的。在本设计中采用了Lattice公司的ISP1032这块芯片，所用的EDA软件是Lattice公司的ispEXPERT system，编程语言为ABEL语言和电路原理图。

    在用CPLD进行数字系统的设计一般采用由顶到下，由粗到细，逐步求精的原则，最顶层的设计是指系统的整体要求，最底层的设计是具体的逻辑电路的实现。经过在实践中检验，在高速数据采集卡中，用CPLD来实现数字逻辑电路功能，可以使高速数据采集卡工作稳定，各方面性能良好。

    通用串行总线(Universal Serial Bus，简称USB)是1995年康柏、微软、IBM,DEC等公司为了解决传统总线的不足推广的一种新型串行通信标准。该总线接口具有安装方便、高带宽、易扩展等优点，已经逐渐成为现代数据传输的发展趋势。在本文中采用的是具备USB通信功能的单片机的芯片，Cypress公司的EZ-USB FX2。

3 系统软体设计

3.1 USB设备驱动程序

图4 USB驱动程序体系结构