1.2 系统硬件设计
系统硬件设计分为6个模块:视频采集模块、图像处理模块、视频输出模块、串口通信模块、电源时钟模块、存储模块。其结构图如图2所示。
1.2.1 TMS320DM642图像处理模块
TMS320DM642是整个嵌入式系统的核心,它是TI公司推出的一款专用于数字媒体应用的高性能32 bit定点DSP,具有丰富的外设接口和高速的处理能力,是目前实时视频处理领域性价比较高的芯片[8]。DM642最高主频达600 MHz,并行处理指令最高可达每个指令周期处理8条32 bit指令,最大指令处理速度为4 800 MIPS。DM642的高性能主要体现在采用了二级缓存结构和64 bit的EDMA控制器,使其在没有CPU参与的情况下,进行数据搬移,大大提高了程序的运行效率[9]。因此,为提高系统实时性[10],采用EDMA传输是必要之举。此外,DM642具有丰富的外围接口,其3个可配置的视频口可以与视频编解码芯片进行无缝连接;片内64 bit的EMIF接口可以与SDRAM、FLASH 等存储器无缝连接;利用I2C还可以方便地控制外围器件等。
该模块的主要功能是将输入的BT.656格式的视频信号进行中值滤波、图像分割等预处理,然后通过目标识别算法计算目标位置参数,最后将结果通过串口模块实时地送给眼动控制模块,眼动控制模块再结合仿生控制率对眼球进行实时控制。由于系统采用EDMA传输,大大保证了图像传输的实时性。CPU的开销主要用于图像处理的识别算法上。
1.2.2 视频图像采集模块
视频图像采集模块由CCD摄像头XL-3130CP4和视频解码芯片TVP5150组成,用于实现视频数据的A/D转换。DM642具有3个视频口,每个视频口包括A、B 2个通道,每个通道均可配置为输入或输出口。本系统将VP0A配置成视频输入,VP1A配置成视频输出。CCD采集的视频信号采用PAL制式,即:分辨率为720×576,帧频为25帧/s。通过TVP5150视频解码器将其转换成数字色差信号(YUV4:2:2),输出格式为ITU-R BT.656,输入到VP0A口。DM642支持BT.656格式的视频数据流的输入格式,能与TVP5150的视频数据流无缝连接。视频编解码器与DSP的连接框图如图3所示。
TVP5150的配置是通过标准的I2C总线完成的。I2C标准总线由串行数据输入/输出线(SDA)和时钟输入/输出线(SCL)组成。TVP5150作为从设备,TMS320DM642作为I2C总线的主设备。主设备初始化TVP5150配置的写操作步骤如下:(1)DSP产生一个起始条件;(2)DSP发出一个TVP5150的地址(0xBA或0Xb8),并表明写操作,等待TVP5150响应;(3)接收到TVP5150的响应后,DSP发出要配置寄存器地址,等待TVP5150响应;(4)接收TVP5150的响应后,发送要配置的数据,等待TVP5150响应;(5)接收到TVP5150响应后,发送停止位,结束一次配置。
1.2.3 视频图像输出模块
视频输出模块由视频编码器SAA7121和显示器组成。SAA7121支持PAL/NTSC格式的视频编码,输入支持BT.656格式的数字视频,输出为一路复合视频(CVBS)和一路超级视频(S-Video)。SAA7121的配置也是通过标准的I2C总线完成的,并且只能作为从设备。显示器用于实时显示视频图像信息,便于人机交互。
1.2.4 串口通信模块
串口通信部分包括TL16C752B和MAX3160。采用TL16C752B作为通用异步收发器(UART),采用MAX3160将UART接口配置成RS232接口电平标准,用于为眼动控制器传递参数。该模块是视觉识别系统与眼动控制模块的接口,所传递的参数是目标偏离图像中心的位置信息,眼动控制系统根据这个参数实时调整眼球运动,确保目标位于图像中心。因此,该参数是整个眼球运动系统的前提。
1.2.5 外部存储模块
外部存储模块包括SDRAM和FLASH 2种。TMS320-DM642通过外部存储器接口EMIFA访问片外存储器。EMIFA是一个64 bit的接口,可以实现与多种同步和异步存储器的无缝连接。系统中,DM642的CE0子空间被作为64 bit的SDRAM接口,SDRAM选用HY57V283220T芯片,用于缓存待处理的图像数据;CE1子空间被配置为8 bit的FLASH接口,FLASH选用Am29LV033C芯片,用于存储DSP的固化程序和系统配置数据。