数字化超声探伤仪一般包括超声发射单元、超声接收单元、信号调理单元(包括放大、检波、滤波等模拟信号处理环节)、模数(A/D)转换单元、数据缓冲单元、数据处理单元、波形显示单元以及系统控制与输入/输出单元(包括通信、键盘操作、报警等)。本文主要讨论数字式超声探伤仪中高速采集的关键技术与实现方法,涉及到A/D转换单元和数据缓冲单元。
2 高速度、高精度采样硬件结构
2.1 数据采集模块的结构框图
图2给出本文数据采集模块的硬件结构框图,它由高速A/D数据转换器、FPGA、时钟电路、复位电路及电源电路组成。其中,A/D数据转换器负责对模拟信号进行采集转换;FPGA负责采集控制、数据压缩及数据缓冲。下面对A/D数据转换器及FPGA进行介绍。
2.2 AD9446简介
AD9446是一种16 b ADC,具有高达100 MSPS的采样率,同时集成有高性能采样保持器和参考电压源。同大多数高速大动态范围的ADC芯片一样,AD9446也是差分输入,这种输入方式能够很好地抑制偶次谐波和共模信号的干扰。AD9446可以工作在CMOS模式和低电压差分信号(LVD-S)模式,通过输出逻辑控制引脚进行模式设置。另外,AD9446的数字输出也是可选择的。可以为直接二进制源码或二进制补码方式。在实际电路的PCB设计中,由于AD9446是对噪声敏感的模拟器件,所以在具体PCB设计时需做到以下几个方面:A/D模拟电源单独供电,模拟地与数字地单点接地,差分输入线等长,采用精确的参考电压源等。
2.3 采集控制、数据压缩及数据缓冲的FPGA实现
FPGA主要实现整个模块的数据采集控制、数据压缩及数据缓冲等功能。文中FPGA采用Xilinx公司的Spartan3E系列(XC3S500E)。这款FPGA芯片功能强大,I/O资源丰富,能够满足很多实际场合的需要。下面对其中数据采集控制、数据压缩及数据缓冲FIFO的设计做出介绍。
2.3.1 数据采集控制
AD9446芯片的控制时序与传统的低速A/D有所不同,它完全依靠时钟来控制其采样、转换和数据输出。AD9446通常在CLK第一个时钟的上升沿开始采样转换,并在经过延迟tpd后,开始输出数据。而数据则在第13个时钟到来时才出现在D15~D0端口上。图3是AD9446工作在CMOS模式下的时序图。