--- 6．触发条件。可以设定复杂的触发条件用来捕获相应的数据，以协助调试设计。当触发条件满足时，在signalTap时钟的上升沿采样被测信号。

--- 完成STP设置后，将STP文件同原有的设计下载到FPGA中，在Quartus II中SignalTap II窗口下查看逻辑分析仪捕获结果。SignalTap II可将数据通过多余的I/O引脚输出，以供外设的逻辑分析器使用；或输出为csv、tbl、vcd、vwf文件格式以供第三方仿真工具使用。

3 实例分析

--- 本文以一个ADC0809器件的采样控制器作为实例，具体说明如何用SignalTap II 来进行FPGA设计的验证。使用Altera公司的器件Cyclone系列FPGA- EP1C12Q240C8，该器件支持SignalTap II 嵌入式逻辑分析仪的使用。

--- FPGA的设计结构如图2所示。数字倍频器的倍频输出提供ADC控制器的采样触发脉冲。A/D转换器ADC0809的操作时序见数据手册，根据其操作时序，ADC控制器来实现ADC0809的数据采集操作，采样的时机由倍频器来控制。控制器每控制完成一次采样操作，则停止等待下一个触发脉冲的到来。倍频器每输出一个低电平脉冲，ADC采样控制器的状态机进行一次采样操作。在倍频器的触发控制下，完成被测信号一个基波周期N个点的等间隔采样，同时数字倍频器跟踪输入信号的频率的变化，尽可能地保持N个点的采样宽度正好为被测信号一个周波的宽度。

--- 测试项目是基于FPGA的AD采样控制器，它是用状态机控制的周期性的重复事件，一次采样操作完成后等待采样脉冲、开始下一次的采样。针对待测项目的周期性，

--- 在STP文件中将buffer acquisition mode分别设为连续存储和循环采样存储两种模式进行验证。连续存储方式记录采样操作的连续过程，而在循环采样存储方式下SignalTap II记录多次采样时刻数据。

--- 按照上述SignalTap II的使用步骤，在编译后的工程中添加STP文件，并对文件进行设置，如图3所示。如1处设置采样时钟ct[3]，系统时钟的16分频。2处添加测试信号，包括待测模块输出的AD采样控制信号和状态机的状态等。3处是采样深度的设置，设为512。在4处的设置确定了在clko时钟的上升沿触发逻辑分析仪。在连续存储模式下设置buffer acquisition mode为Circular前触发位置。在分段存储模式下设置为Sigmented 512 1 bit segments，表示将存储区划分成512个段，每段1个位的存储深度。存储模式的设置如图中6所示。另外，使用Mnemonic Table将状态机的7个状态标示为直观名称。

--- 首先将STP文件设置成连续存储模式，并将该文件连同工程一起下载到FPGA中。在连续存储模式下，SignalTap II在clko时钟的上升沿连续采样直到采样点数达到512个。这样，SignalTap II记录了一次采样过程的所有数据，捕获结果如图4所示，从中可以看到FPGA控制ADC0809转换的时序波形。

--- 将图3所示步骤6中的Buffer acquisition node改为Segmented方式，设其值为256 1 bit segments，并将修改后的STP文件连同工程重新下载到FPGA中。和单次触发相同的是逻辑分析仪在ADC0809采样时钟上升沿时触发逻辑分析仪，不同的是因为每一段只有1bit的存储深度，因此捕获1位数据后逻辑分析仪停止，等待下一次满足触发信号再次启动，一共启动256次。在波形显示窗口，设显示格式为Line Chart，这样结果就直观的显示为连续的波形。分片采样，可观察同步采样的结果，图5是连续采样256个点的结果波形。

4 结论

--- SignalTap II 嵌入式逻辑分析器，提供了芯片测试的一个很好的途径。通过SignalTap II 测试芯片无需外接专用仪器，它在器件内部捕获节点进行分析和判断系统故障。本文通过对Cyclone EP1C12器件的实验证实该测试手段大大提高系统的调试能力，具有很好的效果。

上一页  [1] [2] [3]  下一页